EP1830-20CFN vs EP1810LC-25 So sánh
So sánh chi tiết song song của EP1830-20CFN bằng Texas Instruments và EP1810LC-25 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EP1830-20CFN | EP1810LC-25 |
|---|---|---|
| Thương hiệu | Texas Instruments | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Obsolete |
| Device Type | Erasable Programmable Logic Device (EPLD) | — |
| Technology | CMOS EPROM | CMOS EPLD (erasable programmable logic device) |
| Macrocell Count | 48 | — |
| Propagation Delay (tPD) | 22 ns | 25 ns |
| Maximum Supply Voltage | 5.25 V | — |
| I/O Pins | 48 | 48 |
| Dedicated Inputs | 12 | 12 |
| Hộp | PLCC-68 (QCCJ, J-lead) | 68-pin JLCC (J-leaded ceramic chip carrier) |
| Terminal Pitch | 1.27 mm | — |
| Terminal Form | J-Bend | — |
| Package Code | QCCJ | LC = 68-pin JLCC |
| Package Shape | Square | — |
| Operating Temperature Grade | Commercial (0C to 70C) | — |
| Typical Operating Current | 20 mA at 1 MHz | — |
| Maximum Counter Frequency | 50 MHz (4 x 12-bit counters) | — |
| Speed Grade | -20 | — |
| Configuration Memory | Non-volatile EPROM (UV-erasable) | — |
| Trạng thái RoHS | [DATA_NEEDED: RoHS status] | [DATA_NEEDED: RoHS compliance not confirmed in legacy datasheet] |
| Product Family | — | Altera Classic EPLD |
| Part Number | — | EP1810LC-25 |
| Macrocells | — | 48 |
| External Clock Inputs | — | 4 |
| Supply Voltage (VCC) | — | 5 V (TTL-compatible) |
| Operating Mode | — | Turbo-only (no slow-power mode) |
| Kiểu lắp đặt | — | Surface Mount |
| Programmable Interconnect | — | Global + Local buses |
| Programming Method | — | Altera Classic programmer + MAX+PLUS II legacy flow |
| Trạng thái vòng đời | — | Obsolete (legacy Altera Classic family) |
| Nhiệt độ hoạt động | — | [DATA_NEEDED: temperature grade for LC package] |