EP1S10B672C6 vs EP1S10B672C7 So sánh
So sánh chi tiết song song của EP1S10B672C6 bằng Intel và EP1S10B672C7 bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EP1S10B672C6 | EP1S10B672C7 |
|---|---|---|
| Thương hiệu | Intel | Intel |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Lần mua cuối |
| Manufacturer | Intel / Altera | Intel (formerly Altera) |
| Series | Stratix | Stratix |
| Logic Elements / Cells | 10,570 | — |
| LABs / CLBs | 1,057 | — |
| User I/Os | 345 | — |
| Hộp | 672-BBGA (35 x 35 mm, 1.27 mm pitch) | — |
| Supply Voltage (Core) | 1.5 V (1.425 V - 1.575 V) | 1.5 V |
| Process Technology | 130 nm CMOS | 0.13 µm CMOS |
| Maximum Operating Frequency | 450.05 MHz | — |
| Nhiệt độ hoạt động | 0 C to 85 C (Commercial Extended) | 0 °C to 85 °C (Commercial) |
| Logic Family | CMOS | CMOS |
| Kiểu lắp đặt | Surface Mount (BGA) | Surface Mount |
| Supplier Device Package | 672-BGA | — |
| Memory | Embedded TriMatrix (MRAM/M4K) blocks | — |
| DSP Blocks | Yes, dedicated multiply-accumulate blocks | Yes (DSP multiplier blocks) |
| Clock Management | PLLs for clock synthesis | — |
| Configuration | JTAG / passive serial / fast passive parallel | — |
| Trạng thái RoHS | Compliant | [DATA_NEEDED: RoHS compliance] |
| Logic Elements | — | 10,570 |
| Embedded Memory (Total) | — | 920 Kbits |
| Maximum User I/O Pins | — | [DATA_NEEDED: maximum user I/O count] |
| Package Type | — | 672-ball FineLine BGA |
| Package Dimensions | — | 35 x 35 mm |
| Ball Pitch | — | 1.27 mm |
| Temperature Grade | — | Commercial (C) |
| Speed Grade | — | 7 |
| Configuration Method | — | JTAG / EPC serial configuration |