EP1S40F1020C5DM vs EP1S40F1020C5GA So sánh
So sánh chi tiết song song của EP1S40F1020C5DM bằng Intel và EP1S40F1020C5GA bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EP1S40F1020C5DM | EP1S40F1020C5GA |
|---|---|---|
| Thương hiệu | Intel | Intel |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Obsolete |
| Product Type | FPGA - Field Programmable Gate Array | — |
| Series | Stratix | Stratix |
| Logic Elements | 41,250 | — |
| Embedded Memory | 3,423 Kbits TriMatrix | — |
| User I/O Count | 773 | 773 |
| Number of LABs/CLBs | 4125 | — |
| DSP Blocks | 12 (up to 28.8 GMACS at 200 MHz) | Embedded multiplier blocks (count per Stratix datasheet family) |
| Number of PLLs | 6 (8 outputs each) | — |
| Number of Clock Networks | 16 | — |
| Hộp | 1020-ball FineLine BGA (33 mm x 33 mm, 1.0 mm pitch) | 1020-BBGA (FineLine BGA) |
| Core Voltage VCCINT | 1.5 V | — |
| I/O Voltage VCCIO | 1.5 V / 1.8 V / 2.5 V / 3.3 V (bank-dependent) | — |
| Process Technology | 0.13 µm CMOS | — |
| Nhiệt độ hoạt động | 0C to +85C (commercial) | 0C to +85C (Commercial) |
| Configuration Modes | PS, PPS, PPA, JTAG | — |
| Kiểu lắp đặt | Surface Mount (BGA) | Surface Mount |
| Trạng thái RoHS | [DATA_NEEDED: RoHS status] | Unknown - non-GA suffix commercial part |
| Cấp MSL | [DATA_NEEDED: MSL level] | [DATA_NEEDED: MSL rating] |
| Logic Elements (LE) | — | 41,250 |
| Total RAM Bits | — | 3,423,744 |
| Speed Grade | — | C5 |
| Process Node | — | 0.13 µm CMOS with 9-layer metal |
| Supply Voltage (Core) | — | [DATA_NEEDED: VCCINT value] |
| I/O Bank Count | — | [DATA_NEEDED: bank count] |
| PLL Count | — | Up to 12 enhanced PLLs (per Stratix family) |
| High-Speed Transceivers | — | Up to 12 channels (per Stratix family, variant dependent) |
| Configuration Method | — | JTAG, Passive Serial, Altera EPC device |
| Lead-Free | — | Yes (per Altera/Intel policy at release) |