EP20K400FI672-2 vs EP20K400FI672-2N So sánh
So sánh chi tiết song song của EP20K400FI672-2 bằng Altera và EP20K400FI672-2N bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
Altera
EP20K400FI672-2 - 400K Gates APEX-20K FPGA, 502 I/O, 672-FBGA | Altera
EP20K400FI672-2 ObsoleteSo sánh thông số kỹ thuật
| Tham số | EP20K400FI672-2 | EP20K400FI672-2N |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | NRND |
| Family | APEX-20K | APEX 20K |
| Logic Elements | 16640 | — |
| Maximum Gates | 400,000 gates | — |
| User I/Os | 502 | — |
| Embedded Memory Bits | 212992 | 212,992 bits |
| Number of Macros | 1664 | — |
| Process Technology | 0.22 µm CMOS | 0.22 µm CMOS |
| Core Supply Voltage | 2.5 V | — |
| Maximum Internal Frequency | 200 MHz | — |
| Propagation Delay | 2.5 ns | 3.1 ns |
| Nhiệt độ hoạt động | 0 °C to +85 °C (Commercial) | Commercial (0 °C to +70 °C) [DATA_NEEDED: industrial variant] |
| Package Type | 672-pin Fine-pitch Ball Grid Array (FBGA/FCBGA) | — |
| PLLs (Phase-Locked Loops) | 4 | — |
| Configuration Modes | JTAG, Passive Serial, Passive Parallel | PS, PPS, PPA, JTAG |
| Trạng thái RoHS | Lead-free / RoHS Compliant | Compliant (lead-free) |
| Kiểu lắp đặt | Surface Mount (BGA) | Surface Mount |
| Typical Gates | — | 400,000 |
| Logic Elements / Cells | — | 16,640 |
| Maximum User I/O | — | 488 |
| Embedded Array Blocks (EABs) | — | [DATA_NEEDED: EAB count per family datasheet] |
| Core Voltage | — | 2.5 V |
| Maximum Frequency | — | 200 MHz |
| Hộp | — | 672-pin FC-FBGA (Flip-Chip Fine-pitch BGA) |
| Package Body Size | — | 27 x 27 mm |
| Terminal Pitch | — | 1.0 mm |
| Speed Grade | — | -2 |
| Cấp độ độ ẩm nhạy cảm (MSL) | — | 3 |
| Peak Reflow Temperature | — | 220 °C |
| Supported I/O Standards | — | LVTTL, LVCMOS, SSTL, HSTL |