EP2S15F672C4 vs EP2C50F672C8N So sánh

So sánh chi tiết song song của EP2S15F672C4 bằng Altera và EP2C50F672C8N bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EP2S15F672C4 EP2C50F672C8N
Thương hiệu Altera Intel
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời NRND Lần mua cuối
Family Stratix II —
Logic Elements 15,600 —
Embedded Memory Bits 419,328 bits —
DSP Blocks 156 (approximate, per Stratix II family) —
Maximum User I/Os 366 —
Hộp 672-ball FineLine BGA (FBGA) 672-FBGA (FineLine BGA)
Process Node 90 nm —
PLLs 6 —
Nhiệt độ hoạt động Commercial (0C to +85C, 'C' suffix) 0C to +85C (commercial)
Speed Grade 4 C8
Configuration Method Serial / Parallel (passive serial, fast passive parallel, JTAG) —
I/O Standards Supported LVTTL, LVCMOS, LVDS, SSTL, HSTL (per Stratix II family) —
Trạng thái RoHS [DATA_NEEDED: RoHS compliance per Altera product page] [DATA_NEEDED: rohs status from datasheet]
Lead-Free [DATA_NEEDED: lead-free finish status] —
Cấp MSL [DATA_NEEDED: MSL moisture sensitivity level] —
Series — Cyclone II
Number of Logic Elements — 50,528
Number of Logic Array Blocks (LABs) — 4,608
Total RAM Bits — 594,432
Number of I/O — 450
Number of User I/O Banks — 8 (per family architecture)
Number of PLLs — 4
Number of DLLs — 2
Embedded 18x18 Multipliers — 86
Core Voltage — 1.2 V
Package Body Size — 27 mm x 27 mm
Kiểu lắp đặt — Surface Mount
Process Technology — 90 nm low-k CMOS
Configuration — JTAG + serial/parallel

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá