EP2S60F484I5N vs EP2S60F484C4N So sánh

So sánh chi tiết song song của EP2S60F484I5N bằng Altera và EP2S60F484C4N bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EP2S60F484I5N EP2S60F484C4N
Thương hiệu Altera Intel
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Obsolete
Series Stratix II (EP2S60) Stratix II
Family Field Programmable Gate Array (FPGA) Stratix II FPGA
Logic Elements (LE) 60,440 60,440
Adaptive Logic Modules (ALM) 24,176 30,220
Embedded Memory (bits) 2,544,192 —
Embedded Memory (M512/M4K/M-RAM blocks) M512: 330, M4K: 255, M-RAM: 2 —
DSP Blocks (18-bit multipliers) 48 blocks (192 18x18 multipliers) —
PLLs 12 (4 enhanced + 8 fast) Up to 12
Maximum User I/O Pins 334 —
Maximum Fabric Clock 609.76 MHz —
Core Supply Voltage 1.2 V typical 1.2 V
Process Technology 90 nm CMOS 90 nm CMOS
Hộp 484-ball FC-FBGA (Flip-Chip Fine-pitch BGA), 1.00 mm pitch 484-Ball FBGA (FineLine BGA)
Speed Grade I5 (industrial, slow-speed for low power) —
Khoảng nhiệt độ hoạt động -40 °C to +100 °C (industrial) —
Kiểu lắp đặt Surface Mount (BGA) Surface Mount
Trạng thái RoHS [DATA_NEEDED: rohs status not stated in verified data] [DATA_NEEDED: RoHS Status]
Lead-Free / Halogen-Free [DATA_NEEDED: lead-free / halogen-free status] —
Configuration Interface JTAG (IEEE 1149.1), Passive Serial, Fast Passive Parallel —
Design Tool Quartus II (legacy; current Intel Quartus Prime with Stratix II device support) —
Embedded Memory (Bits) — 2,544,192
DSP Blocks (18x18 Multipliers) — 36
Maximum User I/O — 334
User I/O Banks — [DATA_NEEDED: User I/O Banks]
Maximum Internal Clock Frequency — 711.24 MHz
Operating Temperature Grade — Commercial (C4)
Configuration Modes — Passive Serial, Fast Passive Parallel, JTAG
Lead-Free — [DATA_NEEDED: Lead-Free]

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá