EP610DC-35 vs EP610DC-25 So sánh

So sánh chi tiết song song của EP610DC-35 bằng Altera và EP610DC-25 bằng Rochester Electronics. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

Rochester Electronics
EP610DC-25 EP610DC-25 - 16-Macrocell Classic EPLD, 25ns tPD, CDIP-24 | Rochester

EP610DC-25 - 16-Macrocell Classic EPLD, 25ns tPD, CDIP-24 | Rochester

EP610DC-25 ✓ Hoạt động

So sánh thông số kỹ thuật

Tham số EP610DC-35 EP610DC-25
Thương hiệu Altera Rochester Electronics
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời NRND Hoạt động
Device Type CPLD - Classic EPLD —
Family Altera Classic EP610 Altera Classic EPLD
Macrocells 16 16
Usable Gates 300 —
Propagation Delay (tPD) 35 ns —
Maximum Frequency (fMAX) 28.6 MHz —
Pipelined Data Rate up to 100 MHz Up to 100 MHz
Supply Voltage (VCC) 5 V 4.75 V to 5.25 V (5 V nominal)
Process Technology CMOS —
Program/erase Method UV-erasable (windowed CERDIP) —
Hộp 24-pin CDIP (windowed CERDIP) 0.300 inch 24-pin CDIP (Ceramic DIP, through-hole)
Kiểu lắp đặt Through-Hole (DIP) Through Hole
Nhiệt độ hoạt động 0C to +70C (commercial) [DATA_NEEDED: explicit range from datasheet] 0 C to +70 C
Manufacturer Originally Altera; today supplied via Rochester Electronics (authorized) —
Trạng thái RoHS [DATA_NEEDED: not explicitly confirmed in retrieved data; CERDIP packages typically non-RoHS] —
Product Type — EPLD (Erasable Programmable Logic Device)
Equivalent Gates — 300
Maximum Propagation Delay (tPD) — 25 ns
Number of I/O Pins — 22
Number of Dedicated Inputs — 4
Total Pin Count — 24
Technology — CMOS EPROM (UV-erasable)
Programming Method — JEDEC fuse-map / UV-erase
Speed Grade Suffix — -25 (25 ns tPD)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá