EP610DC-35 vs EP610DI-35 So sánh

So sánh chi tiết song song của EP610DC-35 bằng Altera và EP610DI-35 bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EP610DC-35 EP610DI-35
Thương hiệu Altera Intel
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời NRND Obsolete
Device Type CPLD - Classic EPLD —
Family Altera Classic EP610 Altera Classic EPLD
Macrocells 16 —
Usable Gates 300 300
Propagation Delay (tPD) 35 ns —
Maximum Frequency (fMAX) 28.6 MHz —
Pipelined Data Rate up to 100 MHz —
Supply Voltage (VCC) 5 V —
Process Technology CMOS —
Program/erase Method UV-erasable (windowed CERDIP) —
Hộp 24-pin CDIP (windowed CERDIP) 0.300 inch 24-pin CDIP (Ceramic DIP)
Kiểu lắp đặt Through-Hole (DIP) Through-hole
Nhiệt độ hoạt động 0C to +70C (commercial) [DATA_NEEDED: explicit range from datasheet] [DATA_NEEDED: industrial/commercial grade range]
Manufacturer Originally Altera; today supplied via Rochester Electronics (authorized) —
Trạng thái RoHS [DATA_NEEDED: not explicitly confirmed in retrieved data; CERDIP packages typically non-RoHS] [DATA_NEEDED: not confirmed in supplied web data]
Series — EP610
Logic Cells / Macrocells — 16 macrocells
Product Terms — 160
I/O Pins — 16 bidirectional
Total Inputs — 20 (including 4 dedicated inputs)
Propagation Delay (tpd) — 35 ns
Maximum Toggle Frequency — 28.6 MHz
Internal Pipelined Data Rate — Up to 100 MHz
Điện áp cung cấp — 5 V
Technology — CMOS, UV-erasable

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá