EP610ILC-25 vs EP610DC-35 So sánh
So sánh chi tiết song song của EP610ILC-25 bằng Altera và EP610DC-35 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EP610ILC-25 | EP610DC-35 |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | NRND |
| Family | Classic EPLD (EP610 series) | Altera Classic EP610 |
| Device Type | EEPLD (Electrically Erasable PLD) | CPLD - Classic EPLD |
| Usable Gates | 300 | 300 |
| Macrocells | 16 | 16 |
| Product Terms | 160 | — |
| Maximum Operating Frequency (fMAX) | 40 MHz | — |
| Pin-to-Pin Propagation Delay (tPD) | 25 ns | — |
| Supply Voltage (VCC) | 4.75 V to 5.25 V | 5 V |
| Nominal Supply Voltage | 5 V | — |
| Total Inputs | 20 | — |
| Dedicated Inputs | 4 | — |
| Bidirectional I/O Pins | 16 | — |
| Khoảng nhiệt độ hoạt động | 0 C to +70 C (commercial) | — |
| Hộp | 28-pin PLCC (J-lead) | 24-pin CDIP (windowed CERDIP) 0.300 inch |
| Kiểu lắp đặt | Surface Mount | Through-Hole (DIP) |
| Process Technology | CMOS, electrically erasable | CMOS |
| Programming Method | In-system, electrically erasable | — |
| Trạng thái RoHS | [DATA_NEEDED: RoHS status] | [DATA_NEEDED: not explicitly confirmed in retrieved data; CERDIP packages typically non-RoHS] |
| Propagation Delay (tPD) | — | 35 ns |
| Maximum Frequency (fMAX) | — | 28.6 MHz |
| Pipelined Data Rate | — | up to 100 MHz |
| Program/erase Method | — | UV-erasable (windowed CERDIP) |
| Nhiệt độ hoạt động | — | 0C to +70C (commercial) [DATA_NEEDED: explicit range from datasheet] |
| Manufacturer | — | Originally Altera; today supplied via Rochester Electronics (authorized) |