EP610LC-30 vs EP610JI-30 So sánh
So sánh chi tiết song song của EP610LC-30 bằng Intel và EP610JI-30 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EP610LC-30 | EP610JI-30 |
|---|---|---|
| Thương hiệu | Intel | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | NRND |
| Family | Classic EPLD (EP610) | Altera Classic EPLD (EP610) |
| Macro Cells | 16 | — |
| Logic Gates | Equivalent to 300 gates (typical) | — |
| Pin-to-Pin Delay (tPD) | 30 ns | — |
| Pipelined Data Rate | up to 100 MHz | Up to 100 MHz |
| Supply Voltage (VCC) | 4.75 V to 5.25 V | — |
| Programming Voltage (VPP) | 13 V nominal | — |
| Technology | CMOS EPROM (UV-erasable) | — |
| Hộp | 24-pin CERDIP / PDIP | CQCC28 (windowed ceramic JLCC, J-bend) |
| Nhiệt độ hoạt động | 0 C to +70 C (commercial) / -55 C to +125 C (military) | -40C to +85C (industrial, per EP610 family suffix convention) |
| Erase/Program Cycles | 1000 typical | — |
| Kiểu lắp đặt | Through-Hole | Surface Mount (JLCC) |
| Kiểu đầu ra | CMOS tri-state (programmable) | — |
| Trạng thái RoHS | [DATA_NEEDED: RoHS status] | [DATA_NEEDED: RoHS status - vintage ceramic package, likely non-RoHS] |
| Logic Compatibility | TTL and CMOS | — |
| Turbo Mode | Yes (registered path bypass) | — |
| Device Type | — | UV Erasable Programmable Logic Device (EPLD) |
| Macrocells | — | 16 |
| Propagation Delay (tpd) | — | 30 ns (max) |
| Product Terms | — | 160 |
| Dedicated Inputs | — | 4 |
| I/O Pins | — | 16 |
| External Clocks | — | 2 |
| Điện áp cung cấp | — | 5 V (single supply) |
| Process Technology | — | CMOS |
| Package Code | — | JLCC-28 / CQCC28 |
| Erasure Method | — | Ultraviolet (UV) via top window |
| Programming | — | Altera Logic Programmer compatible |
| Lead-Free | — | [DATA_NEEDED: lead-free status] |