EP9100C-30 vs EP910DI-30 So sánh

So sánh chi tiết song song của EP9100C-30 bằng Altera và EP910DI-30 bằng Rochester Electronics. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EP9100C-30 EP910DI-30
Thương hiệu Altera Rochester Electronics
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete NRND
Family Altera Classic EPLD Classic EPLD (Altera EP910 series)
Logic Density 900 usable gates (approx.) —
Macrocells 48 —
Flip-Flops 24 —
Dedicated Inputs 24 10
Propagation Delay (tPD) 30 ns —
Maximum Toggle Frequency (fMAX) 62.5 MHz —
Supply Voltage (VCC) 4.75 V to 5.25 V (5 V nominal) 5 V (single supply)
I/O Standard TTL-compatible —
Technology CMOS, UV-erasable (window) or OTP CMOS, UV-erasable EPROM
Nhiệt độ hoạt động 0C to +70C (commercial) -40C to +85C (industrial)
Hộp 40-pin ceramic DIP (CDIP) / 44-pin PLCC (windowed) / 40-pin PDIP CDIP-40 (ceramic DIP, 40-pin with UV window)
Programming Method JEDEC via Altera APU or compatible programmer —
Kiểu lắp đặt Through-Hole (DIP) / Surface Mount (PLCC) Through-Hole (DIP)
Trạng thái RoHS [DATA_NEEDED: rohs_status] [DATA_NEEDED: RoHS compliance status]
Military Grade Variant EP9100C-30/883 (MIL-STD-883 compliant) —
Product Type — UV-Erasable Programmable Logic Device (EPLD)
Macrocell Count — 24
Propagation Delay (tpd) — 30 ns
Maximum Toggle Frequency (fmax) — 62 MHz
Dedicated I/O Pins — 12 (12 input + 12 output)
Output Enable Pins — 2
Số chân — 40
Programmable Logic Element — JEDEC fuse map (3rd-party programmer)
Manufacturer (Original) — Altera (now Intel PSG)
Current Distributor / Authorized Aftermarket — Rochester Electronics, LLC

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá