EP910DC-35 vs EP910DM883B So sánh

So sánh chi tiết song song của EP910DC-35 bằng Altera và EP910DM883B bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EP910DC-35 EP910DM883B
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Obsolete
Device Type UV-Erasable CMOS PLD (PAL-type) Erasable Programmable Logic Device (EPLD)
Family Classic EPLD EP910 Classic EPLD - EP910 Series
Architecture PAL-type sum-of-products AND-OR array PAL-type AND-OR-NOT, CMOS
Usable Gates 900 gates —
Macrocells 24 24
Product Terms 240 240
Dedicated Inputs 12 —
I/O Pins 24 —
Total Inputs 36 —
Propagation Delay (tpd) 35 ns —
Tần số xung maksimum 37 MHz (typical, internal) 25 MHz
Supply Voltage (Vcc) 4.75 V to 5.25 V (5 V nominal) —
Nhiệt độ hoạt động 0 °C to +70 °C (commercial) -55 °C to +125 °C (military)
Hộp 40-pin CDIP (Ceramic DIP) with quartz window CDIP-40 (Ceramic DIP, 40-pin)
Lead Pitch 2.540 mm —
Termination Style Through-Hole —
Programming Method JEDEC fuse map via device programmer; UV erase —
Technology CMOS, UV-erasable EPROM cell —
Trạng thái RoHS Non-compliant (ceramic DIP with Pb-bearing lead finish) [DATA_NEEDED: RoHS status]
Lifecycle Obsolete / last-time-buy from authorized distributors —
Manufacturer — Altera (now part of Intel)
Inputs — 36
Outputs — 24
Propagation Delay (tPD) — 40 ns (typical)
Supply Voltage (VCC) — 5 V
Programming Voltage (VPP) — 12.5 V (UV-erase window)
Kiểu lắp đặt — Through-Hole (DIP)
MIL Processing — MIL-STD-883B Class B
Configuration Memory — UV-erasable EPROM
Logic Elements — Combinational + Registered
Lead-Free — [DATA_NEEDED: lead-free status]

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá