EP910DM-40 vs EP910IDI-15 So sánh

So sánh chi tiết song song của EP910DM-40 bằng Altera và EP910IDI-15 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EP910DM-40 EP910IDI-15
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Obsolete
Product Type UV Erasable Programmable Logic Device (EPLD) —
Family Altera Classic EP910 Classic EPLD
Architecture PAL-type AND/OR with global programmable interconnect bus —
Macrocells 24 24
Dedicated Inputs 36 —
Dedicated Outputs 24 —
Bidirectional I/O Lines 24 —
Product Terms 240 —
Propagation Delay (tPD) 40 ns —
External Clocks 2 —
Process Technology CMOS —
Hộp 40-pin Ceramic DIP (Cerdip) with UV window 40-pin CDIP (CerDIP) with quartz window
Kiểu lắp đặt Through-Hole (DIP) Through-hole (DIP)
Nhiệt độ hoạt động [DATA_NEEDED: operating temperature range] -40C to +85C (industrial, "I" grade)
Điện áp cung cấp 5 V —
Trạng thái RoHS [DATA_NEEDED: RoHS compliance status] [DATA_NEEDED: RoHS compliance of CDIP windowed part]
Programming Interface JEDEC-standard fuse-map / UV erasure —
Device Type — CPLD (Complex Programmable Logic Device)
Logic Gates — 450 gates
Maximum User I/O Pins — 36
Pin-to-Pin Propagation Delay (tpd) — 15 ns
Maximum Counter Frequency — 66.6 MHz
Supply Voltage (Vcc) — 5 V
Technology — CMOS EPROM
Program/Erase Method — UV-erasable windowed CerDIP
Macrocells Configurable As — D, T, JK, SR flip-flop, or combinatorial
Development Tool — MAX+PLUS II (legacy) / Altera Classic compiler
Programming Hardware — Altera Logic Programmer card
Logic Family Compatibility — Pin-, function-, and JEDEC-map compatible across all EP910 speed grades and packages

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá