EP910ILC-50 vs EP910JM-40 So sánh
So sánh chi tiết song song của EP910ILC-50 bằng Intel và EP910JM-40 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EP910ILC-50 | EP910JM-40 |
|---|---|---|
| Thương hiệu | Intel | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Obsolete |
| Family | Altera Classic EPLD | — |
| Macrocells | 24 | 24 |
| Usable Gates | 900 (typical) | — |
| Maximum Frequency | [DATA_NEEDED: fMAX value from datasheet] | — |
| Pin-to-Pin Delay (tpd) | 50 ns | — |
| Supply Voltage (VCC) | 5 V (typical) | — |
| User I/O Pins | 24 | — |
| Dedicated Input Pins | 12 | — |
| Hộp | PLCC-44 (J-lead) | JLCC-28 (windowed ceramic, J-lead) |
| Kiểu lắp đặt | Surface Mount (socket-compatible) | Surface Mount |
| Technology | CMOS EPROM, UV-erasable | — |
| Nhiệt độ hoạt động | 0C to +70C (commercial) | 0C to +70C (commercial) [DATA_NEEDED: confirm grade] |
| Programming Cycles | 100 (minimum) | — |
| Boundary Scan | IEEE 1149.1 JTAG (selected speed grades) | — |
| Trạng thái RoHS | [DATA_NEEDED: RoHS compliance status] | [DATA_NEEDED: RoHS status - UV-windowed ceramic package typically not RoHS compliant] |
| Device Family | — | Altera Classic EPLD |
| Series | — | EP910 |
| Logic Type | — | EPLD (UV-Erasable PAL-type) |
| Dedicated Inputs | — | 12 |
| I/O Lines | — | 24 |
| Total Inputs (max) | — | 36 |
| Total Outputs (max) | — | 24 |
| Product Terms | — | 240 |
| External Clock Inputs | — | 2 |
| Propagation Delay (tPD) | — | 40 ns |
| Process Technology | — | CMOS |
| Programming Method | — | UV erase + EPROM programmer |