EP910LI-35 vs EP910LI-40 So sánh
So sánh chi tiết song song của EP910LI-35 bằng Altera và EP910LI-40 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EP910LI-35 | EP910LI-40 |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | NRND | Obsolete |
| Family | Altera Classic EPLD | — |
| Device Series | EP910 | — |
| Usable Gates | 900 | — |
| Macrocells | 24 | 24 |
| Maximum User I/O Pins | 38 | — |
| Propagation Delay (t_PD) | 35 ns | — |
| Maximum Counter Frequency (f_CNT) | 76.9 MHz | — |
| Điện áp cung cấp | 5 V (4.75 V to 5.25 V) | — |
| Nhiệt độ hoạt động | -40 °C to +85 °C (Industrial) | -40C to +85C (industrial, I-suffix) |
| Hộp | 44-pin PLCC (J-lead) | PLCC-44 (J-lead, windowed ceramic) |
| Process Technology | CMOS EPROM | — |
| Programming Technology | EPROM (UV-erasable) | — |
| Erase/Program Cycles | ≥100 | — |
| Kiểu lắp đặt | Surface Mount | Surface Mount (socket-compatible) |
| Lead Pitch | 1.27 mm | — |
| Manufacturer | — | Altera (now Intel PSG) |
| Product Family | — | Classic EPLD - EP910 series |
| Device Type | — | Erasable Programmable Logic Device (EPLD) |
| Dedicated Inputs | — | 12 |
| I/O Pins | — | 24 bidirectional |
| Maximum Logic Inputs | — | 36 |
| Product Terms | — | 240 |
| Propagation Delay (tPD) | — | 40 ns |
| Technology | — | Low-power CMOS (L-suffix) |
| Programmability | — | UV-erasable, JEDEC-standard algorithm |
| Trạng thái RoHS | — | Non-compliant (windowed ceramic PLCC, legacy) |
| Lifecycle | — | Obsolete - replaced by MAX 7000 / MAX II CPLD family |