EP910PC-35 vs EP610PC-25 So sánh
So sánh chi tiết song song của EP910PC-35 bằng Altera và EP610PC-25 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EP910PC-35 | EP610PC-25 |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Obsolete |
| Family | Classic EPLD | — |
| Device Type | EPLD (Erasable Programmable Logic Device) | OT PLD, PAL-type, CMOS |
| Macrocells | 24 | — |
| I/O Pins | 24 | 20 (bidirectional, JTAG-programmable OE per macrocell) |
| Dedicated Inputs | 12 | 4 |
| Total Inputs | 36 | — |
| Product Terms | 240 | — |
| Propagation Delay (tPD) | 35 ns | — |
| Maximum Counter Frequency | 37 MHz | — |
| Internal Performance Frequency | 100 MHz | — |
| Technology | CMOS, UV-erasable/OTP | CMOS, EPROM (UV-erasable) |
| Điện áp cung cấp | 5 V | — |
| Nhiệt độ hoạt động | [DATA_NEEDED: operating temperature range] | [DATA_NEEDED: operating temperature grade] |
| Hộp | 40-pin PDIP (Plastic DIP) | PDIP-24 (0.3 inch, through-hole) |
| Kiểu lắp đặt | Through-Hole | Through-Hole (DIP) |
| Architecture | PAL-type sum-of-products, AND/OR array | — |
| Programming Method | UV-erase (ceramic) / OTP (plastic), A+PLUS / MAX+PLUS tools | EPROM (UV-erasable), via Altera programming hardware |
| Compliance / RoHS | [DATA_NEEDED: RoHS status - legacy part] | — |
| Device Family | — | Classic EPLD (EP610 series) |
| Macro Cells | — | 16 |
| Usable Gates | — | 300 |
| Propagation Delay (tpd) | — | 25 ns |
| Maximum Pipelined Data Rate | — | 100 MHz |
| Supply Voltage (Vcc) | — | 5 V (nominal) |
| Trạng thái RoHS | — | [DATA_NEEDED: RoHS status] |