EPC1LC20-W vs EPC1L20 So sánh

So sánh chi tiết song song của EPC1LC20-W bằng Altera và EPC1L20 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPC1LC20-W EPC1L20
Thương hiệu Altera Altera
Danh mục Memory ICs Memory ICs
Trạng thái vòng đời Obsolete Hoạt động
Kiểu bộ nhớ OTP (One-Time Programmable) Configuration PROM OTP Configuration PROM (Flash)
Kích thước bộ nhớ 1 Mbit 1 Mbit
Configuration Clock (DCLK) 8 MHz maximum —
Điện áp cung cấp 3.3 V and 5.0 V 3.3 V (typical)
Giao diện Altera serial configuration (DCLK / DATA / nCONFIG / nSTATUS) Serial / FPP configuration + JTAG (IEEE 1149.1)
In-System Programming Yes - IEEE 1149.1 (JTAG) ISP at 3.3 V / 5.0 V —
Hộp 20-PLCC J-lead (9x9 mm) 20-pin PLCC (9x9 mm)
Lead Finish Pb-free (matte tin) - "-W" suffix —
Daisy-Chain Support Yes - multiple EPC1 / EPC2 devices cascade to program larger FPGAs —
Compression Support Yes - stores compressed Altera FPGA bitstreams —
Khoảng nhiệt độ hoạt động [DATA_NEEDED: operating temperature range] —
Programming Cycles 1 (OTP) —
Target FPGA Families Cyclone, FLEX 6000 / 10K / 10KE, ACEX 1K, APEX 20K, Mercury —
Trạng thái RoHS Compliant (Pb-free -W finish) [DATA_NEEDED: RoHS compliance]
Kiểu lắp đặt Surface Mount (PLCC socket or direct solder) Through-Hole / Socket
Configuration Clock (max) — 8 MHz
Flash Access Time — 90 ns (approx.)
Max Read Bandwidth — 160 Mbps (16-bit DQ bus)
Programmability — One-Time Programmable (OTP)
Nhiệt độ hoạt động — [DATA_NEEDED: operating temperature range]
JTAG / ISP Support — Yes (IEEE 1149.1)
Compatible FPGA Series — Stratix, Cyclone, APEX, FLEX, ACEX, LUT-based families
Lead-Free — [DATA_NEEDED: lead-free status]

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá