EPC4QI100N vs EPC8QI100 So sánh
So sánh chi tiết song song của EPC4QI100N bằng Altera và EPC8QI100 bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
Altera
EPC4QI100N - 4Mb In-System Programmable FPGA Config PROM | Altera (Intel)
EPC4QI100N ✓ Hoạt động
So sánh thông số kỹ thuật
| Tham số | EPC4QI100N | EPC8QI100 |
|---|---|---|
| Thương hiệu | Altera | Intel |
| Danh mục | Memory ICs | Memory ICs |
| Trạng thái vòng đời | Hoạt động | Obsolete |
| Giá đơn vị (USD) | $10,40 | — |
| Kiểu bộ nhớ | In-System Programmable Configuration PROM (NOR flash) | Flash (NOR, Enhanced Configuration PROM) |
| Kích thước bộ nhớ | 4 Mbit (4,194,304 bits) | 8 Mbit |
| Programmable Type | In System Programmable (ISP via JTAG) | — |
| Supply Voltage (VCC) | 3.0 V to 3.6 V | — |
| Giao diện | Altera serial (x1) configuration + JTAG | Altera FPGA configuration serial/parallel (FPP) + JTAG (IEEE 1149.1) |
| Configuration Clock DCLK | [DATA_NEEDED: DCLK maximum frequency] | — |
| Active Supply Current (ICC active) | [DATA_NEEDED: ICC active typical value] | — |
| Standby Supply Current | [DATA_NEEDED: ICC standby typical value] | — |
| Nhiệt độ hoạt động | -40C to +85C (industrial) | -40C to +85C (industrial) |
| Storage Temperature | -65C to +150C | — |
| Hộp | 100-pin PQFP (PowerPQFP, 20x14 mm) | 100-PQFP (20 x 14 mm) |
| Package Code | QI100 (PQFP-100, industrial) | — |
| Kiểu lắp đặt | Surface Mount | Surface Mount |
| Cấp MSL | [DATA_NEEDED: MSL rating] | — |
| Trạng thái RoHS | [DATA_NEEDED: RoHS compliance] | Non-compliant (legacy PQFP, lead-bearing) |
| JTAG Standard | IEEE 1149.1 boundary-scan / ISP | — |
| Cascading | Supported (multi-device daisy chain) | — |
| Target FPGAs | Altera Cyclone, Cyclone II, Stratix series | — |
| Supply Voltage (Core) | — | 3.3 V |
| Supply Voltage (I/O) | — | 3.3 V |
| In-System Programmability | — | IEEE Std. 1532 compliant |
| Programming Language | — | Jam STAPL |
| Boundary Scan | — | JTAG boundary-scan test supported |
| Data Compression | — | Yes (increases effective capacity) |
| Configuration Controller | — | On-chip, dedicated to Altera FPGAs |
| Initiate-Configuration Pin | — | nINIT_CONF (private JTAG instruction) |
| Compatible FPGAs | — | Stratix, Stratix II, APEX II, APEX 20K, Mercury, ACEX 1K, FLEX 10K, Cyclone, Cyclone II, Arria GX, Stratix GX, Stratix II GX |