EPM3128ATC100-7 vs EPM3128ATI100-10 So sánh

So sánh chi tiết song song của EPM3128ATC100-7 bằng Intel và EPM3128ATI100-10 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

Altera
EPM3128ATI100-10 EPM3128ATI100-10 - 128-Macro MAX 3000A CPLD, 10ns TQFP-100 | Altera

EPM3128ATI100-10 - 128-Macro MAX 3000A CPLD, 10ns TQFP-100 | Altera

EPM3128ATI100-10 ✓ Hoạt động

So sánh thông số kỹ thuật

Tham số EPM3128ATC100-7 EPM3128ATI100-10
Thương hiệu Intel Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Hoạt động
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macro Cells 128 128
Typical Gates 2500 —
User I/Os 80 80
Logic Elements / LABs 4 Logic Array Blocks (LABs) [DATA_NEEDED: LAB count]
Propagation Delay (tPD) 7.5 ns —
Counter Frequency (fCNT) 129.9 MHz up to 227.3 MHz
Supply Voltage (VCCINT) 3.3 V 3.3 V
I/O Voltage Tolerance 5.0 V tolerant inputs —
Programming Technology EEPROM (non-volatile, in-system programmable) —
ISP Standard IEEE Std. 1532 (JTAG) —
Hộp 100-pin TQFP, 14x14 mm, 0.5 mm pitch TQFP-100 (1.0 mm pitch, 14x14 mm)
Nhiệt độ hoạt động 0C to +70C (Commercial) -40 °C to +85 °C (industrial)
Speed Grade -7 (fastest grade in family) —
Process Technology CMOS EEPROM CMOS EEPROM
Trạng thái RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status -10 suffix historically Pb-free; -10N suffix is lead-free]
Lead-Free [DATA_NEEDED: lead-free status] —
Usable Gates — 2,500
Pin-to-Pin Delay (tPD) — 10 ns
MultiVolt I/O Levels — 5.0 V / 3.3 V / 2.5 V compatible
Programmability — EEPROM, 3.3 V in-system (JTAG)
Open-Drain Output Option — Yes (per I/O pin)
Boundary-Scan (JTAG) — IEEE 1149.1 compliant
Kiểu lắp đặt — Surface Mount

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá