EPM3128ATC100-7N vs EPM3128ATC100-10N So sánh

So sánh chi tiết song song của EPM3128ATC100-7N bằng Intel và EPM3128ATC100-10N bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM3128ATC100-7N EPM3128ATC100-10N
Thương hiệu Intel Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời NRND NRND
Giá đơn vị (USD) $3,52 —
Family MAX 3000A MAX 3000A
Macro Cells 128 128
Usable Gates Up to 10,000 2500
Number of I/Os 80 —
Number of Logic Array Blocks (LABs) [DATA_NEEDED: LAB count] —
Propagation Delay (tPD) 7.5 ns 10 ns
Counter Frequency (max) 227.3 MHz —
Supply Voltage - Core 3.3 V —
I/O Interface Levels 5.0 V / 3.3 V / 2.5 V (MultiVolt I/O) —
In-System Programmability Yes (IEEE 1532 / JTAG) —
Program Memory Type EEPROM (non-volatile) —
Nhiệt độ hoạt động 0C to +70C (Commercial) 0 °C to +70 °C (commercial)
Hộp TQFP-100 (100-pin TQFP, fine-line BGA-256 noted in third-party listings) 100-pin TQFP (14 x 14 x 1.0 mm)
Kiểu lắp đặt Surface Mount Surface Mount
Logic Family CMOS —
Speed Grade -7 —
Trạng thái RoHS [DATA_NEEDED: RoHS status] Compliant
Product Type — CPLD (Complex Programmable Logic Device)
Number of I/O — 80
Logic Elements / Blocks — 8 LABs (16 macrocells each)
Maximum Internal Frequency (fMAX) — 98 MHz
Supply Voltage VCCINT — 3.3 V
I/O Bank Voltage VCCIO — 3.3 V or 2.5 V (selectable)
Configuration Memory — CMOS EEPROM (non-volatile, instant-on)
In-System Programming — IEEE Std. 1532-compliant ISP via JTAG
Lead-Free — Yes
Cấp MSL — 3 (per JEDEC J-STD-020)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá