EPM3512AFC256-18 vs EPM3512AFC256-20 So sánh

So sánh chi tiết song song của EPM3512AFC256-18 bằng Altera và EPM3512AFC256-20 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM3512AFC256-18 EPM3512AFC256-20
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Obsolete
Family MAX 3000A MAX 3000A
Macrocells 512 512
Logic Array Blocks (LABs) 16 —
Maximum User I/O Pins 212 —
Pin-to-Pin Delay (tPD1) 18 ns —
Global Clock Networks 4 —
VCCINT (Core Supply) 3.0 V to 3.6 V (3.3 V typical) —
VCCIO (I/O Supply) 2.5 V or 3.3 V (MultiVolt) —
Nhiệt độ hoạt động [DATA_NEEDED: industrial/commercial grade] [DATA_NEEDED: operating temperature range]
Programming Technology EEPROM (non-volatile) —
In-System Programming IEEE Std. 1532 / JTAG (IEEE Std. 1149.1) —
Hộp 256-ball FineLine BGA (FCBGA) 256-ball FBGA (Fine-pitch BGA)
Ball Pitch 1.0 mm —
Trạng thái RoHS [DATA_NEEDED: not specified in retrieved data] [DATA_NEEDED: RoHS compliance status]
Kiểu lắp đặt Surface Mount Surface Mount
Typical Usable Gates — 10,000
Speed Grade — -20 (20 ns tPD)
Số chân — 256
Operating Voltage (VCCINT) — 3.3 V (3.0 V to 3.6 V)
I/O Voltage (VCCIO) — 2.5 V or 3.3 V (5.0 V tolerant inputs)
I/O Standards — LVTTL, LVCMOS, 2.5 V, 3.3 V, 5.0 V tolerant
Program Memory Type — EEPROM (non-volatile)
In-System Programmability — Yes (JTAG IEEE 1149.1)
JTAG Support — Yes (boundary-scan + ISP)
Cấp MSL — [DATA_NEEDED: MSL moisture sensitivity level]
Configuration Memory — Internal EEPROM

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá