EPM3512AFI256-7 vs EPM3512AFC256-7 So sánh
So sánh chi tiết song song của EPM3512AFI256-7 bằng Altera và EPM3512AFC256-7 bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
Intel
EPM3512AFC256-7 - 512-Macrocell MAX 3000A CPLD, 7.5ns, BGA-256 | Intel
EPM3512AFC256-7 ⚠ Lần mua cuốiSo sánh thông số kỹ thuật
| Tham số | EPM3512AFI256-7 | EPM3512AFC256-7 |
|---|---|---|
| Thương hiệu | Altera | Intel |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Lần mua cuối |
| Family | MAX 3000A | MAX 3000A |
| Device Type | CPLD (Complex Programmable Logic Device) | CPLD (Complex Programmable Logic Device) |
| Macrocells | 512 | 512 |
| Usable Gates | 10,000 | 10,000 |
| Logic Array Blocks (LABs) | 32 (16 macrocells each) | 16 |
| User I/O Pins | 208 | 212 |
| Pin-to-Pin Delay (tPD) | 7.5 ns | — |
| Maximum Operating Frequency | [DATA_NEEDED: fMAX value] | — |
| Supply Voltage VCCINT | 3.3 V | — |
| MultiVolt I/O Voltage | 1.8 V / 2.5 V / 3.3 V / 5.0 V tolerant | — |
| Process Technology | 0.30 µm CMOS EEPROM | — |
| Hộp | 256-ball FBGA (Fine-Pitch BGA), 17 mm × 17 mm, 1.0 mm pitch | 256-ball FineLine BGA (FBGA-256) |
| In-System Programmability | IEEE Std. 1532 compliant via JTAG | — |
| Boundary-Scan Test | IEEE Std. 1149.1 (JTAG) | — |
| Operating Temperature (Industrial) | -40 °C to +85 °C | — |
| Trạng thái RoHS | [DATA_NEEDED: confirm from data] | [DATA_NEEDED: RoHS status] |
| Kiểu lắp đặt | Surface Mount (BGA) | Surface Mount |
| Pin-to-Pin Logic Delay | — | 7.5 ns |
| Counter Frequency (max) | — | 227.3 MHz |
| Supply Voltage - Core (VCCINT) | — | 3.0 V to 3.6 V (3.3 V typ.) |
| I/O Voltage (VCCIO) | — | 5.0 V / 3.3 V / 2.5 V (MultiVolt) |
| Programming | — | EEPROM, IEEE 1149.1 JTAG ISP (IEEE 1532-compliant) |
| Nhiệt độ hoạt động | — | [DATA_NEEDED: operating temperature grade] |
| Configuration Memory | — | Non-volatile EEPROM |