EPM3512AQC208-10NS vs EPM3512AQC208-3N So sánh
So sánh chi tiết song song của EPM3512AQC208-10NS bằng Altera và EPM3512AQC208-3N bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
Altera
EPM3512AQC208-10NS - MAX 3000A 512-Macro CPLD, 208-PQFP | Altera
EPM3512AQC208-10NS ✓ Hoạt độngSo sánh thông số kỹ thuật
| Tham số | EPM3512AQC208-10NS | EPM3512AQC208-3N |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Hoạt động | Obsolete |
| Family | MAX 3000A | MAX 3000A |
| Device Type | CPLD (Complex Programmable Logic Device) | — |
| Macro Cells | 512 | — |
| Usable Gates | 10,000 | — |
| Logic Array Blocks (LABs) | 12 | 16 |
| User I/Os | 172 | — |
| Pin-to-Pin Delay (tPD) | 10 ns (speed grade -10) | — |
| Internal Counter Frequency | 227.3 MHz max | — |
| Propagation Delay | 7.5 ns (datasheet figure) | — |
| Core Supply Voltage (VCCINT) | 3.3 V | 3.3 V |
| I/O Supply Voltage (VCCIO) | 2.5 V / 3.3 V / 5.0 V (MultiVolt) | 3.3 V (MultiVolt 1.8 V / 2.5 V / 3.3 V / 5.0 V tolerant) |
| Logic Family | CMOS, EEPROM-based | — |
| Configuration | Non-volatile EEPROM, in-system programmable (JTAG IEEE 1532) | — |
| Hộp | 208-pin PQFP | PQFP-208 |
| Nhiệt độ hoạt động | 0C to +70C (commercial) | 0C to +70C (commercial) |
| ISP Standard | IEEE Std. 1532 | — |
| Trạng thái RoHS | [DATA_NEEDED: rohs status] | [DATA_NEEDED: not stated in retrieved snippets] |
| Kiểu lắp đặt | Surface Mount | Surface Mount |
| Macrocells | — | 512 |
| User I/O Pins | — | 172 |
| Macrocells per LAB | — | 32 |
| Pin-to-Pin Logic Delay | — | 3 ns (speed grade -3) |
| Global Clock Setup Time | — | [DATA_NEEDED: actual tSU at 3 ns grade] |
| Programming Technology | — | EEPROM (non-volatile, in-system programmable) |
| JTAG / Boundary Scan | — | IEEE 1149.1 compliant |
| ISP Compliance | — | IEEE Std. 1532 |
| Lead-Free / Halogen-Free | — | [DATA_NEEDED] |