EPM3512AQC208-3 vs EPM3512AQC208-10 So sánh

So sánh chi tiết song song của EPM3512AQC208-3 bằng Altera và EPM3512AQC208-10 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM3512AQC208-3 EPM3512AQC208-10
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Lần mua cuối Obsolete
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) —
Macrocells 512 512
Logic Array Blocks (LABs) 16 (32 macrocells each) 32
Maximum User I/O Pins 172 —
Hộp PQFP-208 208-pin PQFP
Speed Grade -3 —
Supply Voltage - Core (VCCINT) 3.3 V —
I/O Bank Supply Voltage (VCCIO) 2.5 V / 3.3 V / 5.0 V (multiVolt) —
In-System Programmability Yes (IEEE Std. 1532 compliant) Yes (IEEE Std. 1532)
Boundary-Scan Test Yes (IEEE Std. 1149.1 / JTAG) —
Program/Erase Cycles 100 minimum [DATA_NEEDED: exact datasheet figure] —
Non-Volatile Configuration Yes (EEPROM-based) —
Nhiệt độ hoạt động [DATA_NEEDED: industrial/commercial grade range] 0C to +70 C (commercial)
Trạng thái RoHS [DATA_NEEDED: confirm from datasheet] [DATA_NEEDED: RoHS status not in verified data]
Kiểu lắp đặt Surface Mount —
Cấp MSL [DATA_NEEDED: moisture sensitivity level] —
Usable Gates — 10,000
User I/Os — 208
Propagation Delay (tPD) — 7.5 ns
Maximum Frequency (fCNT) — 116.3 MHz
Supply Voltage (VCCINT) — 3.3 V
Configuration Memory — EEPROM (non-volatile)
JTAG Boundary Scan — Yes (IEEE 1149.1)
PCI Compliance — PCI Local Bus Spec Rev. 2.2 (-10 speed grade)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá