EPM3512AQC208-3 vs EPM3512AQC208-10N So sánh

So sánh chi tiết song song của EPM3512AQC208-3 bằng Altera và EPM3512AQC208-10N bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM3512AQC208-3 EPM3512AQC208-10N
Thương hiệu Altera Intel
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Lần mua cuối Obsolete
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macrocells 512 512
Logic Array Blocks (LABs) 16 (32 macrocells each) 16
Maximum User I/O Pins 172 —
Hộp PQFP-208 208-pin PQFP (Plastic Quad Flat Pack)
Speed Grade -3 -10
Supply Voltage - Core (VCCINT) 3.3 V —
I/O Bank Supply Voltage (VCCIO) 2.5 V / 3.3 V / 5.0 V (multiVolt) —
In-System Programmability Yes (IEEE Std. 1532 compliant) —
Boundary-Scan Test Yes (IEEE Std. 1149.1 / JTAG) —
Program/Erase Cycles 100 minimum [DATA_NEEDED: exact datasheet figure] —
Non-Volatile Configuration Yes (EEPROM-based) —
Nhiệt độ hoạt động [DATA_NEEDED: industrial/commercial grade range] 0 C to 70 C (commercial)
Trạng thái RoHS [DATA_NEEDED: confirm from datasheet] [DATA_NEEDED: RoHS status not in verified web data]
Kiểu lắp đặt Surface Mount —
Cấp MSL [DATA_NEEDED: moisture sensitivity level] —
Usable Gates — Up to 10,000
User I/Os — 172
Điện áp cung cấp — 3.3 V
Pin-to-Pin Delay — 4.5 ns (-10 speed grade)
Maximum Internal Frequency — 227.3 MHz
Process Technology — CMOS EEPROM
In-System Programming — IEEE Std. 1149.1 JTAG, IEEE Std. 1532
Boundary-Scan Test (BST) — Built-in, IEEE 1149.1 compliant
I/O Standards — MultiVolt (1.8V / 2.5V / 3.3V)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá