EPM5032DC-25 vs EPM5032JC25 So sánh

So sánh chi tiết song song của EPM5032DC-25 bằng Altera và EPM5032JC25 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM5032DC-25 EPM5032JC25
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời NRND Obsolete
Manufacturer Altera (Intel Programmable Solutions Group) —
Product Family MAX 5000 —
Device Type UV Erasable Programmable Logic Device (EPLD) —
Macrocells 32 —
Pin-to-Pin Propagation Delay (tPD) 25 ns —
Maximum Counter Frequency (fCNT) [DATA_NEEDED: maximum counter frequency] —
Setup Time (tSU) [DATA_NEEDED: setup time] —
Number of Dedicated Inputs 32 (in DIP-28 pinout) —
Number of I/O Pins 22 (in DIP-28 pinout, 4 used as dedicated inputs) —
Hộp CDIP-28 (Windowed Ceramic DIP-28) 28-pin PLCC (JC)
Process Technology CMOS, EPROM (UV-Erasable) —
Architecture PAL-Type, Single-LAB, 32-Macrocell PAL-type macrocells with global Programmable Interconnect Array (PIA)
Output Structure Programmable I/O with output enable —
Flip-Flop Configuration D, T, JK, or SR (programmable) —
Nhiệt độ hoạt động [DATA_NEEDED: operating temperature range] —
Trạng thái RoHS Lead Free / RoHS Compliant (per distributor listings) [DATA_NEEDED: RoHS status]
Programming Method UV erase + Altera/Intel MAX+PLUS II programmer —
Erasure Method UV light through ceramic window —
Family — MAX 5000
Device — EPM5032
Logic Elements — 32 macrocells
Propagation Delay (tPD) — 25 ns
Maximum Internal Frequency — 62.5 MHz
Product Terms — 320
Flip-Flops — 32
Dedicated Inputs — 7
Bidirectional I/O Pins — 16
Total Inputs to Array — 24
Số lượng đầu ra — 16
Technology — CMOS EPROM, UV-erasable (windowed) / OTP
Điện áp cung cấp — 5 V (TTL-level I/O)
Kiểu lắp đặt — Surface Mount

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá