EPM5032LC-25 vs EPM5032LC-20 So sánh
So sánh chi tiết song song của EPM5032LC-25 bằng Altera và EPM5032LC-20 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EPM5032LC-25 | EPM5032LC-20 |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | NRND | Obsolete |
| Device Family | MAX 5000 | MAX 5000 |
| Architecture | PAL-type EPLD (Erasable Programmable Logic Device) | — |
| Technology | CMOS, UV-erasable / OTP | — |
| Macrocells | 32 | 32 |
| Product Terms | 320 | — |
| Dedicated Inputs | 7 | 7 |
| I/O Pins | 16 bidirectional | — |
| Total Inputs | 24 (7 dedicated + 16 I/O used as input) | 24 |
| Propagation Delay (tPD) | 25 ns | 20 ns |
| Maximum Internal Frequency | 62.5 MHz | — |
| Supply Voltage (VCC) | 5 V ±10% (4.5 V to 5.5 V) | 5 V ±5% |
| I/O Standard | 5 V CMOS | — |
| Nhiệt độ hoạt động | 0 °C to +70 °C (commercial, "LC" suffix) | 0 °C to +70 °C (commercial; -55 °C to +125 °C military per /883B variants) |
| Hộp | 28-pin PLCC (JEDEC S-PQCC-J28), 1.27 mm pitch | LCC-28 (Plastic Leaded Chip Carrier, J-lead) |
| Kiểu lắp đặt | Surface Mount, socket-compatible | Surface Mount |
| Configuration Cell | Programmable interconnect array (PIA), OTP / UV-erasable | — |
| Trạng thái RoHS | Not RoHS compliant (legacy Altera product) | [DATA_NEEDED: RoHS status] |
| Product Type | — | EPLD / CPLD (One-Time Programmable / UV-Erasable) |
| Usable Gates | — | 600 gates |
| Logic Blocks (LABs) | — | 1 |
| Speed Grade | — | -20 (20 ns pin-to-pin) |
| Maximum Frequency | — | 71.4 MHz |
| Bidirectional I/O Pins | — | 16 |
| Output Functions | — | 16 |
| Product Terms per Output | — | 16 |
| Programmable Interconnect | — | Programmable Interconnect Array (PIA) |
| Cấp MSL | — | [DATA_NEEDED: MSL] |