EPM5192GI84 vs EPM5192LI84 So sánh

So sánh chi tiết song song của EPM5192GI84 bằng Altera và EPM5192LI84 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM5192GI84 EPM5192LI84
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Obsolete
Family MAX 5000 —
Device Type UV-Erasable / OTP Complex PLD (CPLD) —
Macrocells 192 —
Logic Array Blocks [DATA_NEEDED: number of LABs] —
Hộp 84-pin PGA (WPGA, square, through-hole, pin/peg terminals) —
Package Code WPGA —
Operating Voltage (VCC) 5 V (typical) —
I/O Logic Compatibility TTL —
Temperature Grade Industrial —
Programmable Flip-Flop Modes D, T, JK, SR —
Programmability UV-erasable (windowed) / OTP —
Programming File Format JEDEC map via MAX+PLUS II / A+PLUS —
Propagation Delay [DATA_NEEDED: tPD in ns] —
Max User I/O Pins [DATA_NEEDED: usable I/O count for this package] —
Khoảng nhiệt độ hoạt động -40 C to +85 C (industrial) -40 °C to +85 °C (industrial)
Kiểu lắp đặt Through-Hole (PGA socket or PCB pin/peg) Surface Mount (socket-compatible)
Trạng thái RoHS [DATA_NEEDED: most legacy PGA parts are non-RoHS] [DATA_NEEDED: RoHS compliance status]
Lead-Free [DATA_NEEDED: legacy part, likely contains lead] —
Number of Terminals 84 —
Terminal Form PIN/PEG —
Package Shape SQUARE —
Device Family — MAX 5000
Product Type — UV-Erasable/OTP Complex PLD (CPLD)
Usable Gates — 3,750 gates
Macro Cells — 192
Maximum Toggle Frequency — 40 MHz
Pin-to-Pin Delay (tPD) — 25 ns
Supply Voltage (VCC) — 5 V (single supply)
User I/O Pins — 64 (max)
Package Type — 84-pin PLCC (J-lead, package code J84/QCCJ)
Configuration Memory — OTP / UV-erasable EPROM
Programming Method — Stand-alone programmer (no JTAG on LI84 OTP variant)
Logic Compatibility — TTL-compatible I/O

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá