EPM5192LI84 vs EPM5192LI-1 So sánh

So sánh chi tiết song song của EPM5192LI84 bằng Altera và EPM5192LI-1 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM5192LI84 EPM5192LI-1
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete NRND
Device Family MAX 5000 —
Product Type UV-Erasable/OTP Complex PLD (CPLD) —
Usable Gates 3,750 gates 3,750
Macro Cells 192 —
Maximum Toggle Frequency 40 MHz 40 MHz
Pin-to-Pin Delay (tPD) 25 ns —
Supply Voltage (VCC) 5 V (single supply) —
User I/O Pins 64 (max) [DATA_NEEDED: user I/O count for JLCC variant]
Khoảng nhiệt độ hoạt động -40 °C to +85 °C (industrial) —
Package Type 84-pin PLCC (J-lead, package code J84/QCCJ) JLCC (windowed, ceramic, UV-erasable)
Kiểu lắp đặt Surface Mount (socket-compatible) Surface Mount (JLCC with J-leads)
Configuration Memory OTP / UV-erasable EPROM —
Programming Method Stand-alone programmer (no JTAG on LI84 OTP variant) —
Trạng thái RoHS [DATA_NEEDED: RoHS compliance status] [DATA_NEEDED: RoHS status of ceramic LI variant]
Logic Compatibility TTL-compatible I/O —
Family — MAX 5000
Device Type — EPLD (UV-Erasable/OTP Complex PLD)
Macrocells — 192
Điện áp cung cấp — 5 V
Propagation Delay (tPD) — [DATA_NEEDED: tPD in ns at -1 grade]
Process Technology — CMOS EPROM, UV-erasable
Speed Grade — -1
Nhiệt độ hoạt động — [DATA_NEEDED: industrial vs military range]
Số chân — [DATA_NEEDED: pin count of LI package]
Cấp MSL — [DATA_NEEDED: MSL level]
Lead Free — [DATA_NEEDED: lead-free]
Programmable Interconnect — Programmable Interconnect Array (PIA)
Architecture — EEPROM/EPROM-based, non-volatile, instant-on

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá