EPM9320GC280-15 vs EPM9560GC280-20 So sánh

So sánh chi tiết song song của EPM9320GC280-15 bằng Altera và EPM9560GC280-20 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM9320GC280-15 EPM9560GC280-20
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Obsolete
Family MAX 9000 (EPM9320) MAX 9000
Device Type CPLD - Complex Programmable Logic Device CPLD (Complex Programmable Logic Device)
Architecture CMOS EEPROM-based, Multiple Array MatriX (MAX) —
Usable Gates 6,000 12,000
Macrocells 320 560
Logic Array Blocks (LABs) 20 (16 macrocells per LAB) —
Pin-to-Pin Propagation Delay 15 ns —
Maximum Internal Frequency 117.6 MHz —
Maximum User I/O Pins 164 —
Supply Voltage (VCC) 4.75 V to 5.25 V —
I/O Voltage Levels 3.3 V or 5 V (configurable) —
Programmability 5.0-V in-system programmable (ISP) via IEEE 1149.1 JTAG —
Hộp 280-pin Ceramic Pin Grid Array (CPGA-280) 280-pin CPGA (Ceramic Pin Grid Array)
Kiểu lắp đặt Through-hole (PGA socket) Through-Hole (CPGA socket)
Nhiệt độ hoạt động 0 C to +70 C (commercial) [DATA_NEEDED: commercial/industrial/military grade]
Cấp MSL 3 (168 hours) —
Trạng thái RoHS ROHS3 compliant (per fpgalink listing) [DATA_NEEDED: CPGA package historically contains Pb; likely non-compliant]
Technology Node CMOS EEPROM, third-generation MAX —
Maximum User I/O — 212
Pin-to-Pin Delay — 20 ns (speed grade -20)
Counter Frequency (max) — 100 MHz
Supply Voltage (VCCINT) — 4.75 V to 5.25 V (5.0 V nominal)
I/O Voltage — 3.3 V or 5.0 V configurable
Process Technology — CMOS EEPROM
In-System Programming — Yes, via IEEE 1149.1 JTAG

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá