EPM9560GC280-20N vs EPM9560GC280-15 So sánh

So sánh chi tiết song song của EPM9560GC280-20N bằng Altera và EPM9560GC280-15 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM9560GC280-20N EPM9560GC280-15
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời NRND Obsolete
Family MAX 9000 MAX 9000
Device Type CPLD (Complex Programmable Logic Device) EE PLD (CMOS EEPROM-based CPLD)
Architecture Multiple Array MatriX (MAX), 3rd generation Multiple Array MatriX (MAX)
Technology CMOS EEPROM-based CMOS EEPROM, 0.5 um process (MAX third-gen)
Usable Gates 6,000 to 12,000 —
Macrocells 560 —
User I/O Pins 212 —
Pin-to-Pin Delay (tPD) 20 ns —
Maximum Counter Frequency 144 MHz —
Supply Voltage (VCC) 4.75 V to 5.25 V —
I/O Voltage 3.3 V or 5 V (configurable) —
In-System Programmability Yes (5.0-V ISP via IEEE 1149.1 JTAG) —
Hộp 280-pin CPGA (Ceramic Pin Grid Array) —
Configuration Memory EEPROM (non-volatile, instant-on) —
PCI Compliance Yes —
Nhiệt độ hoạt động [DATA_NEEDED: industrial/commercial grade] —
Trạng thái RoHS [DATA_NEEDED] Non-compliant (ceramic CPGA, contains lead)
Macro Cells — 560
Typical Gates — 12,000
Maximum Operating Frequency — 117.6 MHz
Propagation Delay (tpd) — 15 ns (speed grade -15)
Propagation Delay (alternate datasheet figure) — 16.6 ns
Supply Voltage (VCCINT/VCCIO) — 5.0 V
Operating Temperature (Commercial) — 0C to +70C
Package Type — CPGA-280 (Ceramic Pin Grid Array, 280 pins)
Kiểu lắp đặt — Through-Hole
Programmability — In-System Programmable (ISP) via JTAG IEEE 1149.1
Trạng thái vòng đời — Obsolete (legacy Altera MAX 9000 family)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá