EPM9560R1208-20 vs EPM9560ARC208-10 So sánh

So sánh chi tiết song song của EPM9560R1208-20 bằng Altera và EPM9560ARC208-10 bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM9560R1208-20 EPM9560ARC208-10
Thương hiệu Altera Intel
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Obsolete
Family MAX 9000 —
Device Type CPLD (Complex Programmable Logic Device) —
Usable Gates 6,000 12,000 gates
Macrocells 560 560 macrocells
Logic Array Blocks 52 (typical for 560 macrocells) 35 LABs
Maximum User I/O 212 —
Propagation Delay (tPD) 20 ns 10 ns (speed grade -10)
Maximum Frequency (fMAX) 125 MHz —
Supply Voltage (VCCINT/VCCIO) 5.0 V —
Technology CMOS EEPROM —
In-System Programmability Yes (IEEE 1149.1 JTAG) —
Nhiệt độ hoạt động 0C to +70C (commercial) 0 C to +70 C (commercial)
Hộp R-1208 (BGA-style fine-pitch) 208-pin RQFP (PowerQuad Flat Pack) with exposed pad
Kiểu lắp đặt Surface Mount Surface Mount
Process Technology CMOS EEPROM, third-generation MAX architecture —
Architecture Multiple Array MatriX (MAX) with Logic Array Blocks (LABs) and Programmable Interconnect Array (PIA) —
Boundary-Scan Test JTAG IEEE Std. 1149.1 —
Configuration Memory On-chip EEPROM (non-volatile) —
Trạng thái RoHS [DATA_NEEDED: confirm via current distributor data] [DATA_NEEDED: RoHS status]
Device Family — MAX 9000A (Multiple Array MatriX)
Programmable Logic Type — CPLD (Complex Programmable Logic Device)
User I/O Pins — 153 I/O
Internal Frequency — 144.9 MHz
Điện áp cung cấp — 5.0 V
Logic Family — CMOS
Configuration Technology — EEPROM (non-volatile, in-system programmable)
JTAG Interface — IEEE 1149.1 boundary-scan (ISP)
Số chân — 208 pins

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá