EPM9560RC208-13 vs EPM9560RC208-18 So sánh

So sánh chi tiết song song của EPM9560RC208-13 bằng Altera và EPM9560RC208-18 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

Altera
EPM9560RC208-18 EPM9560RC208-18 - MAX 9000 CPLD 560 Macro Cells 5V | Altera

EPM9560RC208-18 - MAX 9000 CPLD 560 Macro Cells 5V | Altera

EPM9560RC208-18 ✗ Cuối đời

So sánh thông số kỹ thuật

Tham số EPM9560RC208-13 EPM9560RC208-18
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Cuối chu kỳ cuộc sống
Device Family MAX 9000 EPLD MAX 9000 (EPM9560)
Macrocells 560 560 macrocells
Usable Gates 12,000 12,000 gates
Logic Array Blocks (LABs) 20 —
User I/O Pins 208 —
Hộp 208-pin RQFP (Power Quad Flat Pack) 208-pin RQFP (Power Quad Flat Pack)
Package Code RC208 —
Speed Grade -13 (13 ns pin-to-pin) —
Propagation Delay (tPD) 13 ns 18 ns (speed grade -18)
Tần số xung maksimum 125 MHz —
Điện áp cung cấp 5.0 V 5 V
Configuration Technology EEPROM (non-volatile) —
Programming Interface IEEE 1149.1 JTAG —
Khoảng nhiệt độ hoạt động 0C to +70C (commercial) —
Kiểu lắp đặt Surface Mount Surface Mount
Trạng thái RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status]
Lead-Free Status [DATA_NEEDED: lead-free status] —
Cấp MSL [DATA_NEEDED: MSL level] —
Logic Type — EEPROM-based Complex Programmable Logic Device (CPLD)
Maximum Operating Frequency — 117.6 MHz (family -15 grade reference)
I/O Voltage Compatibility — 3.3 V or 5 V
User I/O Lines — 149 I/O lines
Flip-Flops — 772 flip-flops
Package JESD-30 Code — S-PQFP-G208
Configuration Memory — EEPROM (non-volatile, no external config PROM)
Technology — CMOS
Nhiệt độ hoạt động — [DATA_NEEDED: operating temperature range]
Trạng thái vòng đời — EOL / mature (per Altera product discontinuance notice)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá