EPM9560RC240-15N vs EPM9560RC240-2 So sánh

So sánh chi tiết song song của EPM9560RC240-15N bằng Altera và EPM9560RC240-2 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM9560RC240-15N EPM9560RC240-2
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời NRND Obsolete
Series MAX 9000 —
Family MAX 9000 (third-generation Multiple Array MatriX) MAX 9000
Usable Gates 12,000 12,000
Macrocells 560 —
Logic Array Blocks (LABs) 35 —
Maximum User I/O Pins 216 —
Pin-to-Pin Propagation Delay (tPD) 15 ns —
Internal Counter Frequency (fCNT) 145 MHz —
Global Setup Time (tFSU) [DATA_NEEDED: tFSU for -15 grade] —
Clock-to-Output Time (tFCO) [DATA_NEEDED: tFCO for -15 grade] —
Điện áp cung cấp 5.0 V 5 V
Logic Family CMOS (EEPROM-based) —
Programmability In-system programmable (IEEE 1532/JTAG) —
Boundary-Scan Test JTAG (IEEE 1149.1) —
Nhiệt độ hoạt động 0C to +70C (Commercial) [DATA_NEEDED: commercial/industrial grade]
Hộp RQFP-240 (240-pin Plastic Quad Flat Pack) 240-pin RQFP (Metric QFP)
Kiểu lắp đặt Surface Mount Surface Mount
Trạng thái RoHS [DATA_NEEDED: RoHS compliance - older Altera RQFP part] Non-compliant (5V RQFP, pre-RoHS era)
Logic Elements — 560 macrocells
Pin-to-Pin Delay — 2 ns (speed grade -2)
Maximum Frequency — 100 MHz
User I/O Count — 212
Programming Interface — JTAG (IEEE 1149.1), in-system programmable
Non-Volatile Configuration — Yes (EEPROM-based)
Lead-Free — No (legacy Sn/Pb process)
Logic Block Count — [DATA_NEEDED: LAB count]

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá