EPM9560RI210-15 vs EPM9560RC208-15 So sánh

So sánh chi tiết song song của EPM9560RI210-15 bằng Altera và EPM9560RC208-15 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM9560RI210-15 EPM9560RC208-15
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời NRND Obsolete
Family MAX 9000 (EPM9560) MAX 9000
Device Type Complex Programmable Logic Device (CPLD) EEPROM-based Complex Programmable Logic Device (CPLD)
Macrocells 560 —
Usable Gates 12,000 12,000 gates
Logic Array Blocks (LABs) 20 —
User I/O Pins 164 —
Pin-to-Pin Delay (tPD) 15 ns (-15 speed grade) —
Supply Voltage (VCCINT) 5.0 V —
I/O Voltage (MultiVolt) 3.3 V / 5.0 V compatible —
Configuration Memory EEPROM (non-volatile) —
In-System Programmability Yes (JTAG ISP) Yes, via IEEE Std. 1149.1 JTAG
JTAG Boundary Scan IEEE 1149.1 compliant —
Hộp 210-pin RQFP (PowerQuad) 208-pin RQFP (Power Quad Flat Pack)
Nhiệt độ hoạt động Industrial (-40C to +85C) [DATA_NEEDED: operating temperature range]
Kiểu lắp đặt Surface Mount Surface Mount
Trạng thái RoHS ROHS3 Compliant [DATA_NEEDED: RoHS status]
Cấp độ độ ẩm nhạy cảm (MSL) 3 (168 Hours) —
Manufacturer Standard Lead Time 1-7 Days (distributor stock) —
Macro Cells — 560 macro cells
Pin-to-Pin Delay — 15 ns
Counter Speed — 117.6 MHz
Điện áp cung cấp — 5.0 V
Configuration Technology — EEPROM (non-volatile)
Number of I/O Pins — [DATA_NEEDED: number of I/O pins]
Logic Array Blocks — [DATA_NEEDED: number of logic array blocks]
Speed Grade — -15 (15 ns pin-to-pin)
Architecture — Third-generation Multiple Array MatriX (MAX)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá