XC6SLX4-2TQG144I vs XC6SLX9-2TQG144I So sánh

So sánh chi tiết song song của XC6SLX4-2TQG144I bằng AMD và XC6SLX9-2TQG144I bằng AMD. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số XC6SLX4-2TQG144I XC6SLX9-2TQG144I
Thương hiệu AMD AMD
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Unknown Hoạt động
Device Type Spartan-6 LX field-programmable gate array (FPGA) —
Logic Cells 3,840 cells 9,152
Block RAM 221,184 bits 576 Kbits (72 x 18 Kb)
Available I/O 102 pins —
Tần số xung maksimum 375 MHz —
Điện áp cung cấp 1.14 V to 1.26 V —
Speed Grade -2 -2 (mid-range)
Hộp 144-pin TQFP 144-pin TQFP (TQG144), 20 x 20 mm, 0.5 mm pitch
Package Body Size 20 mm x 20 mm —
Package Pitch 0.5 mm —
Process Technology 45 nm 45 nm low-power CMOS (9-metal copper)
Clocking Resources DCM and PLL resources —
Configuration Memory SRAM-type internal latches —
Memory Controller No memory controller in XC6SLX4 —
Temperature Grade Industrial —
Lead-Free Status Lead-free —
Technology CMOS —
Configuration Interface FPGA configuration resources; detailed interface data not provided —
I/O Standard [DATA_NEEDED: supported I/O standards] —
Khoảng nhiệt độ hoạt động [DATA_NEEDED: operating temperature range] —
Family — Spartan-6 LX
Slices / ALMs — 1,430 ALMs (715 CLBs)
DSP Slices — 16 (DSP48A1)
Maximum User I/O — 102
Nhiệt độ hoạt động — -40C to +100C (Industrial)
Core Voltage (VCCINT) — 1.2 V
I/O Bank Voltage (VCCO) — 1.2 V to 3.3 V
Memory Interfaces — DDR, DDR2, DDR3, LPDDR (via Memory Controller Block)
Clock Management — DCM + PLL per tile
Kiểu lắp đặt — Surface Mount
Cấp MSL — 3 (per JEDEC J-STD-020)
Trạng thái RoHS — RoHS Compliant (Lead Free)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá