EP1810GC-35 vs EP1810JC-25 তুলনা
. বিস্তৃত সাথে-সাথে তুলনা EP1810GC-35 নির্দিষ্ট Altera ও EP1810JC-25 নির্দিষ্ট Intel. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন
বিশিষ্টতা তুলনা
| পারামিটার | EP1810GC-35 | EP1810JC-25 |
|---|---|---|
| ব্র্যান্ড | Altera | Intel |
| ক্যাটাগরি | FPGA & CPLD | FPGA & CPLD |
| লাইফসাইকেল স্ট্যাটাস | শেষবার কেনার সুযোগ | NRND |
| Device Type | EPLD (Erasable Programmable Logic Device) | — |
| Logic Family | Altera Classic EPLD | — |
| Technology | CMOS, UV-erasable EPROM cells | CMOS, UV-erasable (windowed ceramic DIP) |
| প্যাকেজ | CPGA-68 (Ceramic Pin Grid Array, 68-pin) | 28-pin ceramic DIP (J) with quartz window |
| পিনের সংখ্যা | 68 | — |
| Propagation Delay (tpd max) | 40 ns | — |
| Maximum Inputs | 64 | — |
| Maximum Outputs | 48 | — |
| Macrocells | 16 | 48 |
| I/O Standard | TTL-compatible | — |
| Programming Method | UV erasure + EPROM programming | — |
| অপারেটিং তাপমাত্রা | [DATA_NEEDED: operating temperature range] | -40 °C to 85 °C (industrial, per distributor listings) |
| সাপ্লাই ভোল্টেজ | [DATA_NEEDED: VCC range] | — |
| মাউন্টিং টাইপ | Through Hole | Through-hole |
| RoHS স্ট্যাটাস | Not applicable (legacy ceramic package) | [DATA_NEEDED: RoHS compliance status] |
| Lead-Free Status | Not applicable | — |
| Manufacturer (current source) | Rochester Electronics (authorized Altera EPLD partner) | — |
| Original Manufacturer | Altera Corporation (now Intel FPGA) | — |
| Product Type | — | Classic EPLD (Erasable Programmable Logic Device) |
| Family | — | Altera/Intel Classic EPLD (EP1810 series) |
| Propagation Delay (tPD) | — | 25 ns |
| Maximum Toggle Frequency | — | [DATA_NEEDED: max fMAX] |
| Input Lines | — | 60 (including I/O) |
| I/O Lines | — | 48 |
| Dedicated Inputs | — | 12 |
| External Clock Inputs | — | 4 |
| Supply Voltage (VCC) | — | 4.75 V to 5.25 V |
| Erasure Method | — | UV light (windowed package) |
| লাইফসাইকেল স্ট্যাটাস | — | NRND (Not Recommended for New Designs) |