EP1810GM883 vs EP1810JC-35 তুলনা

. বিস্তৃত সাথে-সাথে তুলনা EP1810GM883 নির্দিষ্ট Altera ও EP1810JC-35 নির্দিষ্ট Intel. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন

বিশিষ্টতা তুলনা

পারামিটার EP1810GM883 EP1810JC-35
ব্র্যান্ড Altera Intel
ক্যাটাগরি FPGA & CPLD FPGA & CPLD
লাইফসাইকেল স্ট্যাটাস Obsolete Obsolete
Family Classic EPLD (EP1810 series) —
Device Type UV-Erasable Programmable Logic Device (EPLD) UV-Erasable Complex PLD (UV PLD / CPLD)
Macrocells 48 —
Dedicated Inputs 12 —
User I/O Pins 48 —
Total Terminals 68 —
Global Clocks 4 —
Supply Voltage (Vcc) 4.5 V to 5.5 V (nominal 5 V) 5 V (nominal)
Propagation Delay (tpd) 45 ns (max) 35 ns (max)
Maximum Toggle Frequency (fmax) [DATA_NEEDED: fmax value not in source data; Classic EPLD family typical 35-80 MHz depending on grade] —
Process Technology CMOS, UV-erasable CMOS
প্যাকেজ 68-Pin Ceramic Pin Grid Array (PGA) —
অপারেটিং তাপমাত্রা -55C to +125C (MIL-STD-883 Class B) —
Screening MIL-STD-883 Class B (suffix '883' denotes MIL processing) —
মাউন্টিং টাইপ Through-Hole (PGA socket) Surface Mount (J-Lead)
RoHS স্ট্যাটাস [DATA_NEEDED: hermetic ceramic PGA is typically non-RoHS due to lead-bearing solder/finish; not confirmed in source data] Compliant (per Altera listing)
Lead-Free [DATA_NEEDED: military 883B screened parts commonly use SnPb finish] —
Device Family — Classic EPLD (EP1810)
Number of Macrocells — 48
সর্বোচ্চ ক্লক ফ্রিকোয়েন্সি — [DATA_NEEDED: fmax for this speed grade]
Maximum Supply Voltage — 5.25 V (per distributor listing)
Package Type — CQCC-68 (Ceramic J-Lead Chip Carrier, QCCJ)
Number of Terminals — 68
Terminal Form — J-Bend
অপারেটিং তাপমাত্রার পরিসর — 0°C to 70°C (Commercial)
Temperature Grade — Commercial
Erasure Method — UV (quartz-windowed ceramic package)
Lead-Free Status — Lead-free (per distributor listing)
Logic Architecture — Programmable AND/OR array with macrocell outputs

ডেটাসফেইট ও সম্বল

সমস্ত পণ্যগুলি ব্রাউজ করুন BOM তৈরি করুন রিকোয়েস্ট কোয়ুট