EP1810JI-35 vs EP1810GI-45 তুলনা
. বিস্তৃত সাথে-সাথে তুলনা EP1810JI-35 নির্দিষ্ট Intel ও EP1810GI-45 নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন
বিশিষ্টতা তুলনা
| পারামিটার | EP1810JI-35 | EP1810GI-45 |
|---|---|---|
| ব্র্যান্ড | Intel | Altera |
| ক্যাটাগরি | FPGA & CPLD | FPGA & CPLD |
| লাইফসাইকেল স্ট্যাটাস | Obsolete | Obsolete |
| Device Family | Classic EPLD | — |
| Macrocells | 48 | 24 |
| Logic Array Blocks | 8 LABs of 16 macrocells | — |
| Dedicated Inputs | 48 | — |
| Pin-to-Pin Propagation Delay (tPD) | 35 ns | — |
| Speed Grade | -35 | -45 |
| প্যাকেজ | 28-pin JLCC (J-leaded ceramic, windowed) | — |
| Process Technology | CMOS EPROM (UV-erasable) | — |
| অপারেটিং তাপমাত্রা | -40C to +85C (Industrial) | [DATA_NEEDED: operating temperature range] |
| সাপ্লাই ভোল্টেজ | 5 V (typical classic EPLD) | [DATA_NEEDED: VCC range] |
| Programmability | UV-erase, windowed for lab reprogram | — |
| মাউন্টিং টাইপ | Through-Hole (J-lead) | Through-Hole |
| RoHS স্ট্যাটাস | [DATA_NEEDED: RoHS compliance for ceramic windowed JLCC] | Non-compliant (ceramic PGA) |
| MSL লেভেল | [DATA_NEEDED: MSL rating] | — |
| Programming Interface | JEDEC fuse file via legacy programmer | — |
| Device Type | — | UV Erasable Programmable Logic Device (EPLD) |
| Family | — | Altera Classic EPLD |
| Flip-Flops | — | 48 |
| Propagation Delay (tpd) | — | 45 ns |
| Technology | — | CMOS |
| Package Type | — | Ceramic Pin Grid Array with UV window |
| পিন সংখ্যা | — | 68 |
| Programmable | — | Yes (UV-erasable, electrically programmable) |
| Lead-Free | — | No |