EP1810LC-35T vs EP1810LC-25 তুলনা
. বিস্তৃত সাথে-সাথে তুলনা EP1810LC-35T নির্দিষ্ট Intel ও EP1810LC-25 নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন
বিশিষ্টতা তুলনা
| পারামিটার | EP1810LC-35T | EP1810LC-25 |
|---|---|---|
| ব্র্যান্ড | Intel | Altera |
| ক্যাটাগরি | FPGA & CPLD | FPGA & CPLD |
| লাইফসাইকেল স্ট্যাটাস | Obsolete | Obsolete |
| Device Family | EP1810 Classic EPLD | — |
| Product Type | Erasable Programmable Logic Device (EPLD) | — |
| Usable Gates | 900 | — |
| Macro Cells | 48 | — |
| Pin-to-Pin Delay (tpd) | 35 ns | — |
| Maximum Frequency (fmax) | 28.6 MHz | — |
| Supply Voltage (Vcc) | 5 V | — |
| Technology | CMOS | CMOS EPLD (erasable programmable logic device) |
| Logic Compatibility | 100% TTL emulation | — |
| প্যাকেজ | 68-pin PLCC (Plastic Leaded Chip Carrier) | 68-pin JLCC (J-leaded ceramic chip carrier) |
| Package Suffix | T = Tape and Reel | — |
| অপারেটিং তাপমাত্রা | 0 C to +70 C (Commercial) | [DATA_NEEDED: temperature grade for LC package] |
| মাউন্টিং টাইপ | Surface Mount (PLCC socket or direct solder) | Surface Mount |
| Programming Method | UV-erasable (ceramic) / OTP (plastic); MAX+PLUS II | Altera Classic programmer + MAX+PLUS II legacy flow |
| RoHS স্ট্যাটাস | Non-compliant (legacy PLCC product) | [DATA_NEEDED: RoHS compliance not confirmed in legacy datasheet] |
| Logic Family Replacement Target | 74LS low-power Schottky TTL | — |
| Product Family | — | Altera Classic EPLD |
| Part Number | — | EP1810LC-25 |
| Macrocells | — | 48 |
| Propagation Delay (tPD) | — | 25 ns |
| Dedicated Inputs | — | 12 |
| I/O Pins | — | 48 |
| External Clock Inputs | — | 4 |
| Supply Voltage (VCC) | — | 5 V (TTL-compatible) |
| Operating Mode | — | Turbo-only (no slow-power mode) |
| Package Code | — | LC = 68-pin JLCC |
| Programmable Interconnect | — | Global + Local buses |
| লাইফসাইকেল স্ট্যাটাস | — | Obsolete (legacy Altera Classic family) |