EP1S20F672C6 vs EP1S20F672C7 তুলনা
. বিস্তৃত সাথে-সাথে তুলনা EP1S20F672C6 নির্দিষ্ট Altera ও EP1S20F672C7 নির্দিষ্ট Intel. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন
বিশিষ্টতা তুলনা
| পারামিটার | EP1S20F672C6 | EP1S20F672C7 |
|---|---|---|
| ব্র্যান্ড | Altera | Intel |
| ক্যাটাগরি | FPGA & CPLD | FPGA & CPLD |
| লাইফসাইকেল স্ট্যাটাস | Obsolete | শেষবার কেনার সুযোগ |
| Manufacturer | Altera (now Intel) | — |
| Series | Stratix | Stratix |
| Family | Stratix (first generation) | Altera Stratix FPGA |
| Process Technology | 0.13 µm CMOS | — |
| Logic Elements (LEs) | 18,460 | 18,460 |
| Logic Array Blocks (LABs) | 1,846 | — |
| Embedded Memory Bits | 1,669,248 | 1,669,248 |
| Maximum User I/Os | 426 | — |
| প্যাকেজ | 672-ball FineLine BGA | 672-ball FineLine BGA (35 x 35 mm, 1.27 mm pitch) |
| Package Code | F672 | — |
| Speed Grade | C6 | C7 |
| অপারেটিং তাপমাত্রা | 0°C to +85°C (Commercial) | 0C to 85C (commercial) |
| সাপ্লাই ভোল্টেজ | Core 1.5 V, I/O programmable | — |
| মাউন্টিং টাইপ | Surface Mount | Surface Mount |
| RoHS স্ট্যাটাস | [DATA_NEEDED: RoHS compliance status] | unknown |
| User I/O Pins | — | 426 |
| DSP Blocks | — | [DATA_NEEDED: DSP block count] |
| Logic Family | — | CMOS, SRAM-based |
| Core Supply Voltage | — | 1.5 V |
| Configuration Modes | — | JTAG, Passive Serial, Fast Passive Parallel, Active Serial |
| MSL লেভেল | — | [DATA_NEEDED: MSL level] |
| Clock PLLs | — | Up to 10 |