EP610DC-10 vs EP610PC-15 তুলনা
. বিস্তৃত সাথে-সাথে তুলনা EP610DC-10 নির্দিষ্ট Intel ও EP610PC-15 নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন
বিশিষ্টতা তুলনা
| পারামিটার | EP610DC-10 | EP610PC-15 |
|---|---|---|
| ব্র্যান্ড | Intel | Altera |
| ক্যাটাগরি | FPGA & CPLD | FPGA & CPLD |
| লাইফসাইকেল স্ট্যাটাস | Obsolete | NRND |
| Device Family | Altera Classic EPLD | — |
| Macrocells | 16 | 16 |
| Maximum Pipelined Data Rate | 100 MHz | — |
| Pin-to-Pin Propagation Delay (tpd) | 10 ns | — |
| Speed Grade | -10 | — |
| প্যাকেজ | 24-pin CDIP (Ceramic DIP, windowed) | PDIP-24 (plastic DIP, 24-pin) |
| মাউন্টিং টাইপ | Through-Hole | Through-Hole (DIP) |
| Technology | CMOS, EPROM-based (UV-erasable) | CMOS |
| সাপ্লাই ভোল্টেজ | 5 V (single supply) | — |
| অপারেটিং তাপমাত্রা | 0C to +70C (commercial) | [DATA_NEEDED: operating temperature range] |
| I/O Pins | [DATA_NEEDED: exact I/O count for CDIP-24 variant] | — |
| Logic Elements | 16 macrocells (programmable AND/OR array) | — |
| Configuration Memory | UV-erasable EPROM | — |
| Reprogrammable | Yes (UV erase window on package) | — |
| RoHS স্ট্যাটাস | [DATA_NEEDED: not stated in verified web data] | [DATA_NEEDED: RoHS status] |
| Family | — | Classic EPLD |
| Device Type | — | EPLD (Erasable Programmable Logic Device) |
| Usable Gates | — | 300 gates |
| Logic Delay (tPD) | — | 15 ns (pin-to-pin, -15 speed grade) |
| Maximum Counter Frequency | — | 100 MHz (per family datasheet) |
| Pipelined Data Rate | — | Up to 100 MHz |
| Supply Voltage (VCC) | — | 5 V (single supply) |
| Architecture | — | PAL-type, sum-of-products AND/OR array |
| TTL Emulation | — | 100% TTL compatible |
| পিন সংখ্যা | — | 24 pins |
| Development Tool | — | Altera MAX+PLUS II |
| Logic Test Circuitry | — | On-board for AC/DC verification |