EP910LI-40T vs EP910LI-40 তুলনা
. বিস্তৃত সাথে-সাথে তুলনা EP910LI-40T নির্দিষ্ট Intel ও EP910LI-40 নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন
বিশিষ্টতা তুলনা
| পারামিটার | EP910LI-40T | EP910LI-40 |
|---|---|---|
| ব্র্যান্ড | Intel | Altera |
| ক্যাটাগরি | FPGA & CPLD | FPGA & CPLD |
| লাইফসাইকেল স্ট্যাটাস | NRND | Obsolete |
| Family | Classic EPLD | — |
| Macrocells | 24 | 24 |
| Dedicated Inputs | 12 | 12 |
| I/O Pins | 24 | 24 bidirectional |
| Maximum Inputs | 36 | — |
| Maximum Outputs | 24 | — |
| Product Terms | 240 | 240 |
| Propagation Delay (tPD) | 40 ns | 40 ns |
| Technology | CMOS, UV-erasable EPROM | Low-power CMOS (L-suffix) |
| সাপ্লাই ভোল্টেজ | 5 V (typical) | — |
| অপারেটিং তাপমাত্রা | -40C to +85C (Industrial) | -40C to +85C (industrial, I-suffix) |
| Architecture | PAL-type with global bus | — |
| প্যাকেজ | Tape and Reel (suffix T); 40-pin DIP / 44-pin PLCC | PLCC-44 (J-lead, windowed ceramic) |
| RoHS স্ট্যাটাস | [DATA_NEEDED: rohs status] | Non-compliant (windowed ceramic PLCC, legacy) |
| Programming Method | Altera Master Programming Unit (MPU), no JTAG | — |
| Manufacturer | — | Altera (now Intel PSG) |
| Product Family | — | Classic EPLD - EP910 series |
| Device Type | — | Erasable Programmable Logic Device (EPLD) |
| Maximum Logic Inputs | — | 36 |
| মাউন্টিং টাইপ | — | Surface Mount (socket-compatible) |
| Programmability | — | UV-erasable, JEDEC-standard algorithm |
| Lifecycle | — | Obsolete - replaced by MAX 7000 / MAX II CPLD family |