EP910PC-15 vs EP910PC-15T তুলনা

. বিস্তৃত সাথে-সাথে তুলনা EP910PC-15 নির্দিষ্ট Altera ও EP910PC-15T নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন

বিশিষ্টতা তুলনা

পারামিটার EP910PC-15 EP910PC-15T
ব্র্যান্ড Altera Altera
ক্যাটাগরি FPGA & CPLD FPGA & CPLD
লাইফসাইকেল স্ট্যাটাস Obsolete Obsolete
Family Altera Classic EPLD Altera Classic EPLD
Usable Gates 900 —
Macrocells 24 —
Maximum Pin-to-Pin Delay (tpd) 15 ns —
Counter Frequency (fCNT) 100 MHz —
Supply Voltage (VCC) 4.75 V to 5.25 V (5 V nominal) 5 V (nominal)
Supply Current (Icc) 80 mA typical —
Dedicated Inputs 10 —
Dedicated I/O Pins 12 —
অপারেটিং তাপমাত্রা 0C to +70C (commercial) 0C to +70C (commercial)
প্যাকেজ 24-pin PDIP (PDIP-24, 0.300 inch) 40-pin PDIP (Plastic DIP)
মাউন্টিং টাইপ Through-Hole Through-hole (DIP)
Process Technology CMOS, UV-erasable —
Programming Method Altera Logic Programmer card JEDEC fuse map via Altera LogicMap / MAX+PLUS II
RoHS স্ট্যাটাস [DATA_NEEDED: RoHS status - EP910 is a legacy through-hole part, likely non-RoHS] [DATA_NEEDED: RoHS compliance status]
MSL লেভেল Not applicable (through-hole) —
Product Type — EPLD (Erasable Programmable Logic Device)
Macrocell Count — 24
Dedicated Input Pins — 10
Pin-to-Pin Delay (tPD) — 15 ns
Speed Grade — -15 (15 ns)
Technology — CMOS, UV-erasable / OTP
Output Drive Current — [DATA_NEEDED: IOL per output]
Logic Capacity — 24 macrocells / 72 product terms (typical Classic architecture)
Lead-Free — [DATA_NEEDED: lead-free status]
Security Bit — Yes (design protection)
Tape and Reel — Yes (suffix T)

ডেটাসফেইট ও সম্বল

সমস্ত পণ্যগুলি ব্রাউজ করুন BOM তৈরি করুন রিকোয়েস্ট কোয়ুট