EP910PC-15 vs EP910PC-15T So sánh

So sánh chi tiết song song của EP910PC-15 bằng Altera và EP910PC-15T bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EP910PC-15 EP910PC-15T
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Obsolete
Family Altera Classic EPLD Altera Classic EPLD
Usable Gates 900 —
Macrocells 24 —
Maximum Pin-to-Pin Delay (tpd) 15 ns —
Counter Frequency (fCNT) 100 MHz —
Supply Voltage (VCC) 4.75 V to 5.25 V (5 V nominal) 5 V (nominal)
Supply Current (Icc) 80 mA typical —
Dedicated Inputs 10 —
Dedicated I/O Pins 12 —
Nhiệt độ hoạt động 0C to +70C (commercial) 0C to +70C (commercial)
Hộp 24-pin PDIP (PDIP-24, 0.300 inch) 40-pin PDIP (Plastic DIP)
Kiểu lắp đặt Through-Hole Through-hole (DIP)
Process Technology CMOS, UV-erasable —
Programming Method Altera Logic Programmer card JEDEC fuse map via Altera LogicMap / MAX+PLUS II
Trạng thái RoHS [DATA_NEEDED: RoHS status - EP910 is a legacy through-hole part, likely non-RoHS] [DATA_NEEDED: RoHS compliance status]
Cấp MSL Not applicable (through-hole) —
Product Type — EPLD (Erasable Programmable Logic Device)
Macrocell Count — 24
Dedicated Input Pins — 10
Pin-to-Pin Delay (tPD) — 15 ns
Speed Grade — -15 (15 ns)
Technology — CMOS, UV-erasable / OTP
Output Drive Current — [DATA_NEEDED: IOL per output]
Logic Capacity — 24 macrocells / 72 product terms (typical Classic architecture)
Lead-Free — [DATA_NEEDED: lead-free status]
Security Bit — Yes (design protection)
Tape and Reel — Yes (suffix T)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá