EPM5032DC20 vs EPM5032DI-20 তুলনা
. বিস্তৃত সাথে-সাথে তুলনা EPM5032DC20 নির্দিষ্ট Altera ও EPM5032DI-20 নির্দিষ্ট Intel. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন
বিশিষ্টতা তুলনা
| পারামিটার | EPM5032DC20 | EPM5032DI-20 |
|---|---|---|
| ব্র্যান্ড | Altera | Intel |
| ক্যাটাগরি | FPGA & CPLD | FPGA & CPLD |
| লাইফসাইকেল স্ট্যাটাস | Obsolete | Obsolete |
| Device Family | MAX 5000 | — |
| Product Type | UV-erasable PLD (CPLD class) | — |
| Macrocells | 32 | 32 |
| Usable Gates | 600 | — |
| Propagation Delay (tPD) | 20 ns | — |
| Maximum Frequency (Fmax) | 71.4 MHz | — |
| Supply Voltage (VCC) | 5 V (4.75 V to 5.25 V) | — |
| Dedicated Inputs | 7 | 7 |
| I/O Pins | 16 (bidirectional) | — |
| Total Inputs (max) | 24 | — |
| Output Macrocells | 16 | — |
| Clock Inputs | 1 (global) | — |
| Architecture | PAL-type with Programmable Interconnect Array (PIA) | CMOS PAL-type EPLD with PIA |
| Process Technology | CMOS | — |
| প্যাকেজ | 20-pin Ceramic DIP (DC) with UV window | Ceramic DIP-20 (windowed, UV-erasable) |
| অপারেটিং তাপমাত্রা | [DATA_NEEDED: operating temperature range] | Industrial (per 'I' suffix) |
| মাউন্টিং টাইপ | Through-Hole (DIP) | — |
| RoHS স্ট্যাটাস | [DATA_NEEDED: RoHS compliance] | [DATA_NEEDED: RoHS compliance status for ceramic DIP variant] |
| Family | — | MAX 5000 (Altera legacy EPLD) |
| Bidirectional I/O Pins | — | 16 |
| Product Terms | — | 320 (maximum) |
| Flip-Flops | — | 16 (one per macrocell) |
| সর্বোচ্চ ক্লক ফ্রিকোয়েন্সি | — | 62.5 MHz |
| Pin-to-Pin Delay | — | 20 ns (speed grade -20) |
| Programming | — | UV-erasable CMOS, JEDEC fuse file |
| Development Tool | — | Altera MAX+PLUS II (legacy) |
| Lead-Free | — | [DATA_NEEDED: lead-free status] |