EPM5032DC20 vs EPM5032DI-20 तुलना
विस्तृत दोनों ओर की तुलना EPM5032DC20 द्वारा Altera और EPM5032DI-20 द्वारा Intel. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
विशेषता तुलना
| पैरामीटर | EPM5032DC20 | EPM5032DI-20 |
|---|---|---|
| ब्रांड | Altera | Intel |
| श्रेणी | FPGA & CPLD | FPGA & CPLD |
| लाइफसाइकिल स्थिति | Obsolete | Obsolete |
| Device Family | MAX 5000 | — |
| Product Type | UV-erasable PLD (CPLD class) | — |
| Macrocells | 32 | 32 |
| Usable Gates | 600 | — |
| Propagation Delay (tPD) | 20 ns | — |
| Maximum Frequency (Fmax) | 71.4 MHz | — |
| Supply Voltage (VCC) | 5 V (4.75 V to 5.25 V) | — |
| Dedicated Inputs | 7 | 7 |
| I/O Pins | 16 (bidirectional) | — |
| Total Inputs (max) | 24 | — |
| Output Macrocells | 16 | — |
| Clock Inputs | 1 (global) | — |
| Architecture | PAL-type with Programmable Interconnect Array (PIA) | CMOS PAL-type EPLD with PIA |
| Process Technology | CMOS | — |
| पैकेज | 20-pin Ceramic DIP (DC) with UV window | Ceramic DIP-20 (windowed, UV-erasable) |
| ऑपरेटिंग तापमान | [DATA_NEEDED: operating temperature range] | Industrial (per 'I' suffix) |
| माउंटिंग प्रकार | Through-Hole (DIP) | — |
| RoHS स्थिति | [DATA_NEEDED: RoHS compliance] | [DATA_NEEDED: RoHS compliance status for ceramic DIP variant] |
| Family | — | MAX 5000 (Altera legacy EPLD) |
| Bidirectional I/O Pins | — | 16 |
| Product Terms | — | 320 (maximum) |
| Flip-Flops | — | 16 (one per macrocell) |
| अधिकतम क्लॉक फ़्रीक्वेंसी | — | 62.5 MHz |
| Pin-to-Pin Delay | — | 20 ns (speed grade -20) |
| Programming | — | UV-erasable CMOS, JEDEC fuse file |
| Development Tool | — | Altera MAX+PLUS II (legacy) |
| Lead-Free | — | [DATA_NEEDED: lead-free status] |