EPM5128JC vs EPM5128GC-2 তুলনা
. বিস্তৃত সাথে-সাথে তুলনা EPM5128JC নির্দিষ্ট Altera ও EPM5128GC-2 নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন
বিশিষ্টতা তুলনা
| পারামিটার | EPM5128JC | EPM5128GC-2 |
|---|---|---|
| ব্র্যান্ড | Altera | Altera |
| ক্যাটাগরি | FPGA & CPLD | FPGA & CPLD |
| লাইফসাইকেল স্ট্যাটাস | Obsolete | Obsolete |
| Product Family | MAX 5000 | — |
| Device Type | EPLD / CPLD | — |
| Macrocell Count | 128 | — |
| Propagation Delay (tPD) | 35 ns | Approx. 25 ns (typical, -2 speed grade) |
| Logic Elements | Programmable AND/OR/XOR array | — |
| Supply Voltage (VCC) | 5 V (typical) | 5 V (nominal) |
| পিনের সংখ্যা | 68 | — |
| Package Type | PLCC-68 (JLCC) ceramic, J-leaded | 68-pin PGA (Pin Grid Array) |
| Dedicated Inputs | 8 | — |
| User I/O Pins | [DATA_NEEDED: user I/O pin count] | — |
| Configuration Memory | UV-erasable EPROM (windowed package) | Non-volatile, one-time programmable (erasable via UV) |
| Programming Interface | Altera MAX+PLUS II / A+PLUS / legacy programmer | — |
| অপারেটিং তাপমাত্রা | Commercial 0C to +70C | 0C to +70C (commercial) |
| মাউন্টিং টাইপ | Surface Mount (PLCC socket or solder) | — |
| Boundary Scan | JTAG IEEE 1149.1 (family feature) | — |
| Process Technology | CMOS EPROM | — |
| RoHS স্ট্যাটাস | [DATA_NEEDED: RoHS status - legacy part] | — |
| Lead-Free | [DATA_NEEDED: lead-free status] | — |
| Family | — | MAX 5000 |
| Logic Elements / Gates | — | 2,500 usable gates |
| Macrocells | — | 128 |
| Number of Usable Gates | — | 2,500 |
| Maximum Operating Frequency | — | 50 MHz |
| Package Code (per Partstack) | — | WPGA |
| Number of Terminals | — | 68 |
| Programming Technology | — | UV-erasable EPROM |
| Grade (per Partstack) | — | COMMERCIAL |
| Terminal Form | — | PIN/PEG |