EPM5128JC vs EPM5128GC-2 तुलना
विस्तृत दोनों ओर की तुलना EPM5128JC द्वारा Altera और EPM5128GC-2 द्वारा Altera. मुख्य विशेषताओं, इलेक्ट्रिकल पैरामीटर, पैकेजिंग, चक्र स्थिति, मूल्यांकन और उपलब्धता को तुलना करके अपनी डिजाइन की आवश्यकताओं के लिए सबसे अच्छा घटक निर्धारित करें。
विशेषता तुलना
| पैरामीटर | EPM5128JC | EPM5128GC-2 |
|---|---|---|
| ब्रांड | Altera | Altera |
| श्रेणी | FPGA & CPLD | FPGA & CPLD |
| लाइफसाइकिल स्थिति | Obsolete | Obsolete |
| Product Family | MAX 5000 | — |
| Device Type | EPLD / CPLD | — |
| Macrocell Count | 128 | — |
| Propagation Delay (tPD) | 35 ns | Approx. 25 ns (typical, -2 speed grade) |
| Logic Elements | Programmable AND/OR/XOR array | — |
| Supply Voltage (VCC) | 5 V (typical) | 5 V (nominal) |
| पिन की संख्या | 68 | — |
| Package Type | PLCC-68 (JLCC) ceramic, J-leaded | 68-pin PGA (Pin Grid Array) |
| Dedicated Inputs | 8 | — |
| User I/O Pins | [DATA_NEEDED: user I/O pin count] | — |
| Configuration Memory | UV-erasable EPROM (windowed package) | Non-volatile, one-time programmable (erasable via UV) |
| Programming Interface | Altera MAX+PLUS II / A+PLUS / legacy programmer | — |
| ऑपरेटिंग तापमान | Commercial 0C to +70C | 0C to +70C (commercial) |
| माउंटिंग प्रकार | Surface Mount (PLCC socket or solder) | — |
| Boundary Scan | JTAG IEEE 1149.1 (family feature) | — |
| Process Technology | CMOS EPROM | — |
| RoHS स्थिति | [DATA_NEEDED: RoHS status - legacy part] | — |
| Lead-Free | [DATA_NEEDED: lead-free status] | — |
| Family | — | MAX 5000 |
| Logic Elements / Gates | — | 2,500 usable gates |
| Macrocells | — | 128 |
| Number of Usable Gates | — | 2,500 |
| Maximum Operating Frequency | — | 50 MHz |
| Package Code (per Partstack) | — | WPGA |
| Number of Terminals | — | 68 |
| Programming Technology | — | UV-erasable EPROM |
| Grade (per Partstack) | — | COMMERCIAL |
| Terminal Form | — | PIN/PEG |