EPM5192-1LC vs EPM5192AGC তুলনা

. বিস্তৃত সাথে-সাথে তুলনা EPM5192-1LC নির্দিষ্ট Altera ও EPM5192AGC নির্দিষ্ট Altera. প্রধান বিশেষত্ব, বৈদ্যুতিক প্রাকৃতিক, প্যাকেজিং, জীবনচক্র অবস্থা, মূল্যাঙ্কন, ও পরিসীমা কোন অপশনটির কেন্দ্রীয় নির্ধারণ করুন

বিশিষ্টতা তুলনা

পারামিটার EPM5192-1LC EPM5192AGC
ব্র্যান্ড Altera Altera
ক্যাটাগরি FPGA & CPLD FPGA & CPLD
লাইফসাইকেল স্ট্যাটাস Obsolete Obsolete
Family MAX 5000 MAX 5000 (High-Speed, High-Density MAX 5000 Devices)
Device Type CPLD (Complex Programmable Logic Device) UV-Erasable / OTP Complex PLD (EPLD)
Usable Gates 3,750 —
Macrocells 192 192
Logic Array Blocks (LABs) 4 —
User I/O Pins 64 —
Maximum Operating Frequency 62.5 MHz —
Propagation Delay (tpd) [DATA_NEEDED: -1 speed grade tpd in ns] —
সাপ্লাই ভোল্টেজ 5 V [DATA_NEEDED: VCC nominal and tolerance]
Process Technology UV EPROM, erasable windowless CMOS
Programmable Interconnect PIA (Programmable Interconnect Array) —
JTAG Boundary Scan IEEE 1149.1 compliant —
প্যাকেজ 64-pin Ceramic J-Lead Chip Carrier (LC) 84-pin Ceramic PGA (Pin Grid Array, windowed or windowless)
মাউন্টিং টাইপ Surface Mount Through-hole (Pin Grid Array)
অপারেটিং তাপমাত্রা 0C to +70C (commercial) [DATA_NEEDED: operating temperature range]
RoHS স্ট্যাটাস Non-compliant (ceramic windowless package, lead-bearing termination) Non-compliant (ceramic PGA contains lead; legacy military/industrial grade)
Logic Density — High-density (per MAX 5000 family definition)
Architecture — CMOS, sum-of-products with macrocell output logic
Speed Grade Suffix — C (commercial grade; specific pin-to-pin delay varies by base number -15/-20)
Programmability — UV-erasable (windowed package) / One-Time-Programmable (windowless variant)
Security Bit — Programmable security bit (per MAX 5000 family)
Lifecycle — Obsolete (legacy Altera MAX 5000 family; maintained for long-lifecycle programs)
Programming Support — MAX+PLUS II legacy toolchain / Altera-compatible third-party programmers

ডেটাসফেইট ও সম্বল

সমস্ত পণ্যগুলি ব্রাউজ করুন BOM তৈরি করুন রিকোয়েস্ট কোয়ুট